

SN74AHC139 ZHCSWR6N - DECEMBER 1995 - REVISED JANUARY 2025

# SN74AHC139 双通道 2 位至 4 位解码器/多路信号分离器

### 1 特性

- 工作电压范围为 2V 至 5.5V
- 专门为高速存储器解码器和数据传输系统设计
- 包含两个使能输入以简化级联或数据接收
- 闩锁性能超过 250mA,符合 JESD 17 规范
- ESD 保护性能超过 JESD 22 规范要求:
  - 2000V 人体放电模型 (A114-A)
  - 1000V 充电器件模型 (C101)

### 2 说明

SN74AHC139 是旨在于 2V 至 5.5V V<sub>CC</sub> 下运行的双通 道 2 线至 4 线解码器/多路信号分离器。这些器件设计 用于需要极短传播延迟时间的高性能存储器解码或数据 路由应用。在高性能存储器系统中,可使用此类解码器 来尽可能地减小系统解码的影响。与使用高速使能电路 的高速存储器一同使用时,这些解码器的延迟时间和存 储器的使能时间通常小于存储器的典型存取时间。这意 味着解码器引起的有效系统延迟可以忽略不计。


封装信息

	エント			
器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>	本体尺寸 <sup>(3)</sup>	
SN74AHC139	D ( SOIC , 16 )	9.90mm × 6mm	9.90mm × 3.90mm	
	DB ( SSOP , 16 )	6.20mm × 7.8mm	6.20mm × 5.30mm	
	N ( PDIP , 16 )	19.31mm × 9.4mm	19.31mm × 6.35mm	
	NS ( SOP , 16 )	5mm × 6.4mm	5mm × 4.4mm	
	PW ( TSSOP , 16 )	5.00mm × 6.4mm	5.00mm × 4.40mm	
	DGV ( TVSOP , 16 )	3.6mm × 6.4mm	3.6mm × 4.4mm	
	RGY ( VQFN , 16 )	4mm × 3.5mm	4mm × 3.5mm	

(1) 有关更多信息,请参阅节10。

(2) 封装尺寸(长×宽)为标称值,并包括引脚(如适用)

(3) 本体尺寸(长×宽)为标称值,不包括引脚。



所示引脚编号用于 D、DB、DGV、J、N、NS、PW、RGY 和 W 封装。 逻辑图,每个逻辑门(正逻辑)



## 内容


1 特性1	6.3 特性说明8
2 说明1	6.4 器件功能模式10
3 引脚配置和功能	7 应用和实施
4 规格	7.1 应用信息11
4.1 绝对最大额定值4	7.2 典型应用11
4.2 ESD 等级	7.3 电源相关建议14
4.3 建议运行条件4	7.4 布局14
4.4 热性能信息5	8 器件和文档支持16
4.5 电气特性5	8.1 文档支持16
4.6 开关特性,V <sub>CC</sub> = 3.3V ± 0.3V5	8.2 接收文档更新通知16
4.7 开关特性,V <sub>CC</sub> = 5V ± 0.5V6	8.3 支持资源16
4.8 工作特性6	8.4 商标16
5 参数测量信息7	8.5 静电放电警告16
6 详细说明8	8.6 术语表16
6.1 概述	9 修订历史记录16
<b>6.2</b> 功能方框图8	10 机械、封装和可订购信息17



## 3 引脚配置和功能

		J		
1 <u>G</u>	1	$\cup$	16	Vcc
1A [	2		15	] V <sub>CC</sub> ] 2 <u>G</u>
1B 🛛	3		14	2A
1Y0 🛛	4		13	<b>2</b> B
1Y1 [	5		12	2Y0
1Y2 🛛	6		11	2Y1
1Y3 🛛	7		10	2Y2
GND	8		9	2Y3
				l

#### 图 3-1. SN74AHC139 D、DB、DGV、N、NS 或 PW 封装 ( 项视图 )



### 图 3-2. SN74AHC139 RGY 封装(顶视图)

	引脚	I/O	אר איז
编号	名称	1/0	说明
1	1G	Ι	通道1,输出使能,低电平有效
2	1A <sub>0</sub>	Ι	通道 1,地址选择 0
3	1A <sub>1</sub>	I	通道 1, 地址选择 1
4	1Y <sub>0</sub>	0	通道 1, 输出 0
5	1Y <sub>1</sub>	0	通道 1, 输出 1
6	1Y <sub>2</sub>	0	通道1,输出2
7	1Y <sub>3</sub>	0	通道 1, 输出 3
8	GND	_	接地
9	2Y <sub>3</sub>	0	通道 2, 输出 3
10	2Y <sub>2</sub>	0	通道 2, 输出 2
11	2Y <sub>1</sub>	0	通道 2, 输出 1
12	2Y <sub>0</sub>	0	通道2,输出0
13	2A <sub>1</sub>	I	通道 2, 地址选择 1
14	2A <sub>0</sub>	I	通道2,地址选择0
15	2G <sub>0</sub>	I	通道2,输出使能,低电平有效
16	V <sub>CC</sub>	_	正电源

#### 表 3-1. 引脚功能



#### 4 规格

#### 4.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得(除非另有说明)(1)

			最小值	最大值	单位
V <sub>CC</sub>	电源电压		-0.5	7	V
V <sub>I</sub> <sup>(2)</sup>	输入电压		-0.5	7	V
V <sub>O</sub> <sup>(2)</sup>	输出电压		-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	输入钳位电流	(V <sub>1</sub> < 0)		-20	mA
I <sub>OK</sub>	输出钳位电流	(V <sub>O</sub> < 0 或 V <sub>O</sub> > V <sub>CC</sub> )		±20	mA
Io	持续输出电流	(V <sub>O</sub> = 0 至 V <sub>CC</sub> )		±25	mA
	通过 V <sub>CC</sub> 或 GND 的持续电流			±75	mA
T <sub>stg</sub>	贮存温度		-65	150	°C

(1) 应力超出"绝对最大额定值"下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值,这并不表示器件在这些条件下以及在"建议运行条件"以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 如果遵守输入和输出电流额定值,输入和输出电压可超过额定值。

#### 4.2 ESD 等级

			值	单位
V	势中立中	人体放电模型 (HBM),符合 ANSI/ESDA/JEDEC JS-001	±2000	V
V (ESD)	静电放电	充电器件模型 (CDM),符合 JEDEC 规范 JESD22-C101	±1000	v

#### 4.3 建议运行条件

			SN54AH	C139	SN74AHC139		A4 44.	
			最小值	[ 最大值 最小值 最大值		单位		
V <sub>CC</sub>	电源电压		2	5.5	2	5.5	V	
		V <sub>CC</sub> = 2V	1.5		1.5			
VIH	高电平输入电压	V <sub>CC</sub> = 3V	2.1		2.1		V	
		V <sub>CC</sub> = 5.5V	3.85		3.85			
		V <sub>CC</sub> = 2V		0.5		0.5		
VIL	低电平输入电压	V <sub>CC</sub> = 3V		0.9		0.9	V	
		V <sub>CC</sub> = 5.5V		1.65		1.65		
VI	输入电压		0	5.5	0	5.5	V	
Vo	输出电压		0	V <sub>CC</sub>	0	V <sub>CC</sub>	V	
		V <sub>CC</sub> = 2V		-50		-50		
I <sub>ОН</sub>	高电平输出电流	$V_{CC} = 3.3V \pm 0.3V$		-4		-4	mA	
		$V_{CC} = 5V \pm 0.5V$		-8		-8		
		V <sub>CC</sub> = 2V		50		50		
I <sub>OL</sub>	低电平输出电流	$V_{CC} = 3.3V \pm 0.3V$		4		4	mA	
		$V_{CC} = 5V \pm 0.5V$		8		8		
		$V_{CC} = 3.3V \pm 0.3V$		100		100		
$\Delta t / \Delta v$	输入转换上升或下降速率	$V_{CC} = 5V \pm 0.5V$		20		20	ns/V	
T <sub>A</sub>	自然通风条件下的工作温度范围	1	-55	125	-40	125	°C	



#### 4.4 热性能信息

		SN74AHC139								
	热指标 <sup>(1)</sup>	D (SOIC)	DB (SSOP)	DGV (TVSOP)	N (PDIP)	NS (SO)	PW (TSSOP)	RGY (VQFN)	单位	
16										
R <sub>0 JA</sub>	结至环境热阻	73	82	120	67	64	135.9	52.9	°C/W	

(1) 有关新旧热指标的更多信息,请参阅半导体和 IC 封装热指标 应用报告。

#### 4.5 电气特性

在自然通风条件下的工作温度范围内测得(除非另有说明)

						T <sub>A</sub> = -40°C	至 85°C	T <sub>A</sub> = -40°C	至 125℃	
参数	测试条件	V <sub>cc</sub>	T <sub>A</sub> = 25°C			SN74AL	C120	推荐		24 62-
<b>参</b> 叙	侧风东什	VCC			SN74AHC139		SN74AHC139		単位	
			最小值	典型值	最大值	最小值	最大值	最小值	最大值	
		2 V	1.9	2		1.9		1.9		
V <sub>OH</sub>	I <sub>OH</sub> = -50 μA	3 V	2.9	3		2.9		2.9		
		4.5 V	4.4	4.5		4.4		4.4		V
	I <sub>OH</sub> = -4 mA	3 V	2.58			2.48		2.48		
	I <sub>OH</sub> = -8 mA	4.5 V	3.94			3.8		3.8		
	I <sub>OL</sub> = 50 μA	2 V			0.1		0.1		0.1	
		3 V			0.1		0.1		0.1	
V <sub>OL</sub>		4.5 V			0.1		0.1		0.1	V
	I <sub>OH</sub> = 4 mA	3 V			0.36		0.44		0.5	
	I <sub>OH</sub> = 8 mA	4.5 V			0.36		0.44		0.5	
I <sub>I</sub>	V <sub>I</sub> = 5.5 V 或 GND	0 V 至 5.5 V			±0.1		±1		±1	μA
Icc	V <sub>I</sub> = V <sub>CC</sub> 或 GND, I <sub>O</sub> = 0	5.5 V			4		40		40	μA
Ci	V <sub>I</sub> = V <sub>CC</sub> 或 GND	5 V		2	10		10			pF

### 4.6 开关特性,V<sub>CC</sub> = 3.3V ± 0.3V

在推荐的自然通风条件下的工作温度范围内测得, V<sub>CC</sub> = 3.3V ± 0.3V (除非另有说明)(请参阅图 5-1)

				<sub>负载</sub> T <sub>A</sub> = 25°C		T <sub>A</sub> = -40°C 至 85°C		T <sub>A</sub> = -40℃至 125℃ 推荐		単位
参数	从 (输入)	至 (输出)	负载   电容							
	(1111/~)	(10011)	<u>电谷</u>			SN74A	HC139	SN74A	HC139	
				典型值	最大值	最小值	最大值	最小值	最大值	
t <sub>PLH</sub>	۸ att D	A或B Y	C <sub>L</sub> = 15pF	7.2 <sup>(1)</sup>	11 <mark>(1)</mark>	1	13	1	13	ns
t <sub>PHL</sub>	A 以 B			7.2 <sup>(1)</sup>	11 <mark>(1)</mark>	1	13	1	13	
t <sub>PLH</sub>	G	Y	C <sub>L</sub> = 15pF	6.4 <sup>(1)</sup>	9.2 <mark>(1)</mark>	1	11	1	11	<b>n</b> 0
t <sub>PHL</sub>	G	Y		6.4 <sup>(1)</sup>	9.2 <mark>(1)</mark>	1	11	1	11	ns
t <sub>PLH</sub>	۸ at D	Y	C = 50 pc	9.7	14.5	1	16.5	1	16.5	<b>n</b> 0
t <sub>PHL</sub>	A 或 B	Y	C <sub>L</sub> = 50pF	9.7	14.5	1	16.5	1	16.5	ns
t <sub>PLH</sub>	G	Y	C = 50 pc	8.9	12.7	1	14.5	1	14.5	ns
t <sub>PHL</sub>	3	Y C <sub>L</sub> = 50pF		8.9	12.7	1	14.5	1	14.5	115

(1) 对于符合 MIL-PRF-38535 标准的产品,此参数未经量产测试。



## 4.7 开关特性,V<sub>CC</sub> = 5V ± 0.5V

在推荐的自然通风条件下的工作温度范围内测得, V<sub>CC</sub> = 5V ± 0.5V (除非另有说明)(请参阅图 5-1)

			T <sub>A</sub> = -40°C 至		T <sub>A</sub> = -40°C	至 125°C					
参数	Ж	至	负载 电容			85°C		推荐	单位		
<b>多</b> 蚁	(输入)	(输出)				SN74AHC139		SN74AHC139			
				典型值	最大值	最小值	最大值	最小值	最大值		
t <sub>PLH</sub>	- A 或 B	Y	C <sub>L</sub> = 15pF	5 <sup>(1)</sup>	7.2 <sup>(1)</sup>	1	8.5	1	8.5	ns	
t <sub>PHL</sub>	АЩВ			5 <sup>(1)</sup>	7.2 <sup>(1)</sup>	1	8.5	1	8.5	115	
t <sub>PLH</sub>	T	G	Y	0 - 15=5	4.4 <sup>(1)</sup>	6.3 <mark>(1)</mark>	1	7.5	1	7.5	ns
t <sub>PHL</sub>	- 6	ř	C <sub>L</sub> = 15pF	4.4 <sup>(1)</sup>	6.3 <mark>(1)</mark>	1	7.5	1	7.5	115	
t <sub>PLH</sub>	A at D	Y	C = 50 pE	6.5	9.5	1	10.5	1	10.5	20	
t <sub>PHL</sub>	A 或 B	T	C <sub>L</sub> = 50pF	6.5	9.5	1	10.5	1	10.5	ns	
t <sub>PLH</sub>	G	Y	C <sub>L</sub> = 50pF	5.9	8.3	1	9.5	1	9.5		
t <sub>PHL</sub>		T		5.9	8.3	1	9.5	1	9.5	ns	


### 4.8 工作特性

### $V_{CC} = 5V$ , $T_A = 25^{\circ}C$


	参数	测试条件	典型值	单位
C <sub>pd</sub>	功率耗散电容	无负载, <b>f=1MHz</b>	13	pF



### 5 参数测量信息



- A. CL包括探针和夹具电容。
- B. 波形 1 用于具有内部条件的输出,使得输出为低电平,除非被输出控制禁用。
  波形 2 用于具有内部条件的输出,使得输出为高电平,除非被输出控制禁用。
- C. 所有输入脉冲均由具有以下特性的发生器提供: PRR  $\leq$  1MHz , Z<sub>0</sub> = 50  $\Omega$  , t<sub>r</sub>  $\leq$  3 ns , t<sub>f</sub>  $\leq$  3 ns.
- D. 一次测量一个输出,每次测量一个输入转换。
- E. 并非所有参数和波形都适用于所有器件。





#### 6 详细说明

#### 6.1 概述

SN74AHC139 是一款高速硅栅 CMOS 解码器,非常适合内存地址解码或数据路由应用。它包含两个 2 线至 4 线解码器。

SN74AHC139 的每个通道都有两个地址选择输入(A1 和 A0)。该电路用作普通的四选一解码器。

每个通道都具有一个选通输入 (G),可简化级联并方便多路信号分离。当通道的输入选通有效时,该通道的输出强制进入高电平状态。

多路信号分离功能的实现方法是:首先使用选择输入来选择所需的输出,然后使用选通输入作为数据输入。

SN74AHC139 的输出通常为高电平,被选择后为低电平。

#### 6.2 功能方框图




图 6-1. 逻辑图,每个逻辑门(正逻辑)

#### 6.3 特性说明

#### 6.3.1 平衡 CMOS 三态输出

此器件包含平衡 CMOS 三态输出。这些输出可以处于三种状态:高驱动、低驱动和高阻抗。术语*平衡*表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘,因此应考虑布线和负载条件以防止 振铃。此外,该器件的输出能够驱动的电流比此器件能够承受、不会损坏的电流更大。务必限制器件的输出功 率,以避免因过电流而损坏器件。必须始终遵守*绝对最大额定值*中规定的电气和热限值。

当置于高阻态时,输出既不会拉出电流,也不会灌入电流,但*电气特性*表中定义的小漏电流除外。在高阻抗状态下,输出电压不受器件控制,而取决于外部因素。如果没有其他驱动器连接到该节点,则这称为悬空节点且电压 未知。上拉或下拉电阻可以连接到输出端,以便当输出端处于高阻抗状态时在输出端提供已知电压。电阻值将取 决于多种因素,包括寄生电容和功耗限制。通常,可以使用 10kΩ 电阻器来满足这些要求。

未使用的三态 CMOS 输出应保持断开状态。

#### 6.3.2 标准 CMOS 输入

此器件包括标准 CMOS 输入。标准 CMOS 输入为高阻抗,通常建模为与输入电容并联的电阻器,如*电气特性*中 所示。最坏情况下的电阻是根据*绝对最大额定值*中给出的最大输入电压和*电气特性*中给出的最大输入漏电流,使 用欧姆定律 (R = V + I) 计算得出的。

标准 CMOS 输入要求输入信号在有效逻辑状态之间快速转换,如*建议运行条件*表中的输入转换时间或速率所定义。不符合此规范将导致功耗过大并可能导致振荡。更多详细信息,请参阅 CMOS 输入缓慢或悬空的影响。

在运行期间,任何时候都不要让标准 CMOS 输入悬空。未使用的输入必须在 V<sub>CC</sub> 或 GND 端接。如果系统不会一直主动驱动输入,则可以添加上拉或下拉电阻器,以在这些时间段提供有效的输入电压。电阻值将取决于多种因素;但建议使用 10k Ω 电阻器,这通常可以满足所有要求。



### 6.4 器件功能模式

#### 功能表 (每个通道)

	输入1		输出 2						
G	选	择	YO	V1	Y2	Y3			
l C	A1	A0			12	15			
Н	Х	Х	Н	Н	Н	Н			
L	L	L	L	Н	Н	Н			
L	L	Н	Н	L	Н	Н			
L	Н	L	Н	Н	L	Н			
L	Н	Н	Н	Н	Н	L			

1. L=低电平;H=高电平;X=不用考虑

2. L=驱动为低电平;H=驱动为高电平



### 7 应用和实施

#### 备注

以下应用部分中的信息不属于 TI 元件规格, TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途,以及验证和测试其设计实现以确认系统功能。

### 7.1 应用信息

SN74AHC139 器件用于控制使用共享数据总线的多个器件。解码器支持一个二进制编码输入仅激活器件的其中一个输出。因此,该器件非常适合固态存储器应用,在这些应用中,须在系统控制器上使用有限数量的 GPIO 引脚来读取或写入多个器件。解码器用于激活到所选存储器件的片选 (CS) 输入,然后,控制器即可在该器件使用共享总线时单独对其进行读取或写入。

#### 7.2 典型应用




图 7-1. 典型应用框图



#### 7.2.1 设计要求

#### 7.2.1.1 电源注意事项

确保所需电源电压在建议运行条件中规定的范围内。电源电压按照电气特性部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SN74AHC139 所有输出端拉出的总电流加上最大静态电源电流 I<sub>CC</sub> (在 *电气 特性* 中列出)以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要 超过*绝对最大额定值* 中列出的通过 V<sub>CC</sub> 的最大总电流。

地必须能够灌入的电流等于 SN74AHC139 所有输出端灌入的总电流加上最大电源电流 I<sub>CC</sub> (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过*绝对 最大额定值* 中列出的通过 GND 的最大总电流。

SN74AHC139 可以驱动总电容小于或等于 50pF 的负载,同时仍满足所有数据表规格。可以施加更大的容性负载;但建议不要超过 50pF。

SN74AHC139 可以驱动由 R<sub>L</sub> ≥ V<sub>O</sub>/I<sub>O</sub> 描述的总电阻负载,输出电压和电流在*电气特性* 表中用 V<sub>OH</sub> 和 V<sub>OL</sub> 定 义。在高电平状态下输出时,公式中的输出电压定义为测量的输出电压与 V<sub>CC</sub> 引脚处的电源电压之间的差值。

总功耗可以使用 CMOS 功耗与 Cpd 计算 中提供的信息进行计算。

可以使用标准线性和逻辑 (SLL) 封装和器件的热特性 中提供的信息计算热增量。

小心

*绝对最大额定值*中列出的最高结温 T<sub>J(max)</sub> 是防止损坏器件的附加限制。请勿违反*绝对最大额定值*中列出的任何值。提供这些限制是为了防止损坏器件。



#### 7.2.1.2 输入注意事项

输入信号必须超过 V<sub>IL(max)</sub> 才能被视为逻辑低电平,超过 V<sub>IH(min)</sub> 才能被视为逻辑高电平。不要超过*绝对最大额定* 值中的最大输入电压范围。

未使用的输入必须端接至 V<sub>CC</sub> 或地。如果输入完全不使用,则可以直接端接未使用的输入,如果有时要使用输入,但并非始终使用,则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态,下拉电阻用于默 认低电平状态。控制器的驱动电流、进入 SN74AHC139 的漏电流(如*电气特性*中所规定)以及所需输入转换率 会限制电阻值。由于这些因素,通常使用 10kΩ 的电阻值。

SN74AHC139 具有 CMOS 输入,因此需要进行快速输入转换才能正常工作,如*建议运行条件* 表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

有关此器件输入的其他信息,请参阅特性说明部分。

#### 7.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据*电气特性*中 V<sub>OH</sub>规格所示,从输出端汲取电流将降低输出电压。接地电压用于产生低电平输出电压。根据*电气特性*中 V<sub>OL</sub>规格所示,向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起,即使时间很短也不例外。否则可能会导致电流过大并损 坏器件。

同一器件内具有相同输入信号的两个通道可以并联,以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V<sub>CC</sub> 或地。


有关此器件的输出的其他信息,请参阅特性说明部分。



#### 7.2.2 详细设计过程

- 在 V<sub>CC</sub> 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件,在电气上靠近 V<sub>CC</sub> 和 GND 引 脚。布局部分中展示了示例布局。
- 2. 确保输出端的容性负载 ≤ 50pF。这不是硬性限制;但是,根据设计,该限制将优化性能。这可以通过从 SN74AHC139 向一个或多个接收器件提供适当大小的短布线来实现。
- 3. 确保输出端的电阻负载大于 (V<sub>CC</sub>/I<sub>O(max)</sub>)Ω。这可防止超出*绝对最大额定值*中的最大输出电流。大多数 CMOS 输入具有以 MΩ 为单位的电阻负载;远大于之前计算的最小值。
- 4. 逻辑门很少关注热问题;然而,可以使用应用报告 CMOS 功耗与 Cpd 计算 中提供的步骤计算功耗和热增量。

#### 7.2.3 应用曲线



### 7.3 电源相关建议

电源可以是*建议运行条件*中最小和最大电源电压额定值之间的任何电压。每个 V<sub>CC</sub> 端子均应具有一个良好的旁路 电容器,以防止功率干扰。建议为该器件使用 0.1 μF 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 0.1 μF 和 1 μF 电容器通常并联使用。为了获得最佳效果,旁路电容器必须尽可能靠近电源端子安装。


#### 7.4 布局

#### 7.4.1 布局指南

使用多输入和多通道逻辑器件时,输入不得悬空。在许多情况下,未使用数字逻辑器件的功能或部分功能;例如,当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空,因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压,以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常,输入连接到 GND 或 V<sub>CC</sub>,以对逻辑功能更有意义或更方便者为准。



#### 7.4.2 布局示例







#### 8 器件和文档支持

#### 8.1 文档支持

#### 8.1.1 相关文档

请参阅以下相关文档:

- 德州仪器 (TI), 了解施密特触发
- 德州仪器 (TI), *慢速或浮点 CMOS 输入的影响*
- 德州仪器 (TI), CMOS 功耗与 Cpd 计算
- 德州仪器 (TI),标准线性和逻辑 (SLL) 封装和器件的热特性

#### 8.2 接收文档更新通知

要接收文档更新通知,请导航至 ti.com 上的器件产品文件夹。点击*通知*进行注册,即可每周接收产品信息更改摘要。有关更改的详细信息,请查看任何已修订文档中包含的修订历史记录。

#### 8.3 支持资源

TI E2E<sup>™</sup> 中文支持论坛是工程师的重要参考资料,可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题,获得所需的快速设计帮助。

链接的内容由各个贡献者"按原样"提供。这些内容并不构成 TI 技术规范,并且不一定反映 TI 的观点;请参阅 TI 的使用条款。

#### 8.4 商标

#### TI E2E<sup>™</sup> is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

#### 8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序,可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级,大至整个器件故障。精密的集成电路可能更容易受到损坏,这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

#### 8.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

#### 9 修订历史记录

注:以前版本的页码可能与当前版本的页码不同

C	hanges	from Revision M (July 2024) to Revision N (January 2025)	Page
•	更新了	<i>引脚功能</i> 表中的描述	3

С	hanges from Revision L (June 2013) to Revision M (July 2024)	Page
•	删除了 <i>特性</i> 部分中的机器放电模型	1
•	添加了封装信息表、引脚功能表、ESD 等级表、热性能信息表、器件功能模式、"应用和实施"部分	、器
	件和文档支持部分以及机械、封装和可订购信息部分	1
•	更新了热性能指标 R θ JA 的值:PW = 108 至 135.9, RGY = 39 至 52.9, 所有值均以 °C/W 为单位	5



### 10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更,恕不另行通知,且不会对此文档进行修订。有关此数据表的浏览器版本,请查阅左侧的导航栏。



#### PACKAGING INFORMATION

Orderable Device	Status	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material	MSL Peak Temp	Op Temp (°C)	Device Marking (4/5)	Samples
	(1)		g		,	(2)	(6)	(3)		(4/5)	
SN74AHC139D	OBSOLETE	SOIC	D	16		TBD	Call TI	Call TI	-40 to 125	AHC139	
SN74AHC139DBR	ACTIVE	SSOP	DB	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA139	Samples
SN74AHC139DGVR	ACTIVE	TVSOP	DGV	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA139	Samples
SN74AHC139DR	ACTIVE	SOIC	D	16	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC139	Samples
SN74AHC139N	ACTIVE	PDIP	Ν	16	25	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 125	SN74AHC139N	Samples
SN74AHC139NSR	ACTIVE	SOP	NS	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC139	Samples
SN74AHC139PW	OBSOLETE	TSSOP	PW	16		TBD	Call TI	Call TI	-40 to 125	HA139	
SN74AHC139PWR	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA139	Samples
SN74AHC139RGYR	ACTIVE	VQFN	RGY	16	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	HA139	Samples

<sup>(1)</sup> The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

<sup>(2)</sup> RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (CI) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

<sup>(3)</sup> MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

<sup>(4)</sup> There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

<sup>(5)</sup> Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.



<sup>(6)</sup> Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

#### OTHER QUALIFIED VERSIONS OF SN74AHC139 :

Automotive : SN74AHC139-Q1

NOTE: Qualified Version Definitions:

• Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects




Texas

STRUMENTS

#### TAPE AND REEL INFORMATION





#### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal												
Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC139DBR	SSOP	DB	16	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74AHC139DGVR	TVSOP	DGV	16	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74AHC139DR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
SN74AHC139NSR	SOP	NS	16	2000	330.0	16.4	8.2	10.5	2.5	12.0	16.0	Q1
SN74AHC139PWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC139PWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC139RGYR	VQFN	RGY	16	3000	330.0	12.4	3.8	4.3	1.5	8.0	12.0	Q1
SN74AHC139RGYR	VQFN	RGY	16	3000	330.0	12.4	3.8	4.3	1.5	8.0	12.0	Q1



www.ti.com

## PACKAGE MATERIALS INFORMATION

10-Jan-2025




Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC139DBR	SSOP	DB	16	2000	356.0	356.0	35.0
SN74AHC139DGVR	TVSOP	DGV	16	2000	356.0	356.0	35.0
SN74AHC139DR	SOIC	D	16	2500	353.0	353.0	32.0
SN74AHC139NSR	SOP	NS	16	2000	356.0	356.0	35.0
SN74AHC139PWR	TSSOP	PW	16	2000	353.0	353.0	32.0
SN74AHC139PWR	TSSOP	PW	16	2000	356.0	356.0	35.0
SN74AHC139RGYR	VQFN	RGY	16	3000	356.0	356.0	35.0
SN74AHC139RGYR	VQFN	RGY	16	3000	360.0	360.0	36.0

### TEXAS INSTRUMENTS

www.ti.com

10-Jan-2025

### TUBE



### - B - Alignment groove width

\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	Τ (μm)	B (mm)
SN74AHC139N	N	PDIP	16	25	506	13.97	11230	4.32
SN74AHC139N	N	PDIP	16	25	506	13.97	11230	4.32

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



NOTES: A. All linear dimensions are in inches (millimeters).

- B. This drawing is subject to change without notice.
- Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
- Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
- E. Reference JEDEC MS-012 variation AC.



# **PW0016A**



## **PACKAGE OUTLINE**

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M. 2. This drawing is subject to change without notice. 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.



## PW0016A

# **EXAMPLE BOARD LAYOUT**

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



## PW0016A

# **EXAMPLE STENCIL DESIGN**

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

9. Board assembly site may have different recommendations for stencil design.



<sup>8.</sup> Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


# **DB0016A**



## **PACKAGE OUTLINE**

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M. 2. This drawing is subject to change without notice. 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not

- exceed 0.15 mm per side. 4. Reference JEDEC registration MO-150.




# DB0016A

# **EXAMPLE BOARD LAYOUT**

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.

6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




# DB0016A

# **EXAMPLE STENCIL DESIGN**

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

8. Board assembly site may have different recommendations for stencil design.



<sup>7.</sup> Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

### MECHANICAL DATA

#### PLASTIC SMALL-OUTLINE PACKAGE

#### 0,51 0,35 ⊕0,25⊛ 1,27 8 14 0,15 NOM 5,60 8,20 5,00 7,40 $\bigcirc$ Gage Plane ₽ 0,25 7 1 1,05 0,55 0°-10° Δ 0,15 0,05 Seating Plane — 2,00 MAX 0,10PINS \*\* 14 16 20 24 DIM 10,50 10,50 12,90 15,30 A MAX A MIN 9,90 9,90 12,30 14,70 4040062/C 03/03

NOTES: A. All linear dimensions are in millimeters.

NS (R-PDSO-G\*\*)

**14-PINS SHOWN** 

- B. This drawing is subject to change without notice.
- C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.




## **MECHANICAL DATA**

PLASTIC SMALL-OUTLINE

MPDS006C - FEBRUARY 1996 - REVISED AUGUST 2000

#### DGV (R-PDSO-G\*\*)

24 PINS SHOWN



NOTES: A. All linear dimensions are in millimeters.

B. This drawing is subject to change without notice.

- C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
- D. Falls within JEDEC: 24/48 Pins MO-153

14/16/20/56 Pins – MO-194



## N (R-PDIP-T\*\*)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN




NOTES:

- A. All linear dimensions are in inches (millimeters).B. This drawing is subject to change without notice.
- Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
- $\triangle$  The 20 pin end lead shoulder width is a vendor option, either half or full width.



## **MECHANICAL DATA**



- D. The package thermal pad must be soldered to the board for thermal and mechanical performance.
- Ε. See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
- Æ Pin 1 identifiers are located on both top and bottom of the package and within the zone indicated.
- The Pin 1 identifiers are either a molded, marked, or metal feature.
- G. Package complies to JEDEC MO-241 variation BA.



## RGY (R-PVQFN-N16)


### PLASTIC QUAD FLATPACK NO-LEAD

#### THERMAL INFORMATION

This package incorporates an exposed thermal pad that is designed to be attached directly to an external heatsink. The thermal pad must be soldered directly to the printed circuit board (PCB). After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).


For information on the Quad Flatpack No-Lead (QFN) package and its advantages, refer to Application Report, QFN/SON PCB Attachment, Texas Instruments Literature No. SLUA271. This document is available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.



#### NOTE: All linear dimensions are in millimeters





NOTES: A. All linear dimensions are in millimeters.

- B. This drawing is subject to change without notice.
- C. Publication IPC-7351 is recommended for alternate designs.
- D. This package is designed to be soldered to a thermal pad on the board. Refer to Application Note, Quad Flat-Pack QFN/SON PCB Attachment, Texas Instruments Literature No. SLUA271, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <a href="http://www.ti.com">http://www.ti.com</a>.
- E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
- F. Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.




# **NS0016A**



## **PACKAGE OUTLINE**

SOP - 2.00 mm max height

SOP



#### NOTES:

- 1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing
- Per ASME Y14.5M.
  This drawing is subject to change without notice.
  This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.




# NS0016A

## **EXAMPLE BOARD LAYOUT**

### SOP - 2.00 mm max height

SOP



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.

6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




## NS0016A

## **EXAMPLE STENCIL DESIGN**

### SOP - 2.00 mm max height

SOP



NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

8. Board assembly site may have different recommendations for stencil design.



#### 重要通知和免责声明

TI"按原样"提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担 保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验 证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。 严禁以其他方式对这些资源进行 复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索 赔、损害、成本、损失和债务,TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 版权所有 © 2025,德州仪器 (TI) 公司