

# 适用于功率敏感型应用的 TLV904x 1.2V 超低电压 10 $\mu$ A 低功耗 RRIO 放大器

## 1 特性

- 适用于成本优化型应用的低功耗 CMOS 放大器
- 可在电源电压低至 1.2V 的情况下运行
- 低输入偏置电流：1pA (典型值)，12pA (最大值)
- 低静态电流：10 $\mu$ A/通道
- 在 0.1Hz 至 10Hz 范围内具有 6.5 $\mu$ V<sub>p-p</sub> 的低集成噪声
- 轨至轨输入和输出
- 高增益带宽积：350kHz
- 热本底噪声：64nV/ $\sqrt{\text{Hz}}$
- 低输入失调电压： $\pm 0.6$ mV
- 单位增益稳定
- 稳健驱动 100pF 的负载电容
- 内置 RFI 和 EMI 滤波输入引脚
- 宽额定温度范围：-40°C 至 125°C

## 2 应用

- 便携式电子产品
- 可穿戴健身和活动监测仪
- 耳麦/耳机和耳塞
- 个人电子产品
- 楼宇自动化
- 可穿戴设备 (非医用)
- 运动检测器 (PIR、uWave 等)
- 电子销售点 (EPOS)
- 单电源、低侧、单向电流检测电路

## 3 说明

低功耗 TLV904x 系列包括单通道 (TLV9041)、双通道 (TLV9042) 和四通道 (TLV9044) 超低压 (1.2V 至 5.5V) 运算放大器，具有轨至轨输入和输出摆幅功能。TLV904x 凭借低静态电流 (10  $\mu$ A，典型值) 和在低至 1.2V 的电源电压下运行的能力实现功耗节省，因此成为业界为数不多的可支持 1.5V 纽扣电池应用的放大器之一。使用关断模式 (TLV9041S、TLV9042S 和 TLV9044S) 可以进一步节省功耗：让放大器关闭并进入典型电流消耗小于 150 nA 的待机模式。这些器件为电源和空间受限的应用 (例如电池供电的物联网器件、可穿戴电子产品和低电压运行至关重要的个人电子产品) 提供了具有成本效益的放大器解决方案。

TLV904x 系列的稳健设计有助于简化电路设计。这些运算放大器集成了 RFI 和 EMI 抑制滤波器，具有单位增益稳定性，并且在输入过驱条件下不会出现相位反转。该器件还提供出色的交流性能，增益带宽为 350

kHz，高容性负载驱动为 100 pF，使设计人员能够实现更高的性能和更低的功耗。


针对所有通道型号 (单通道、双通道和四通道) 提供节省空间的微型封装 (如 X2QFN 和 WSON) 以及行业标准封装 (如 SOIC、VSSOP、TSSOP 和 SOT-23 封装)。

### 器件信息

器件型号 <sup>(1) (2)</sup>	封装	封装尺寸 (标称值)
TLV9041	SOT-23 (5)	1.60mm × 2.90mm
	SC70 (5)	1.25mm × 2.00mm
	X2SON (5)	0.80mm × 0.80mm
TLV9041S	SOT-23 (6)	1.60mm × 2.90mm
TLV9042	SOIC (8)	3.91mm × 4.90mm
	SOT-23 (8)	1.60mm × 2.90mm
	WSON (8)	2.00mm × 2.00mm
	VSSOP (8)	3.00mm × 3.00mm
	TSSOP (8)	3.00mm × 4.40mm
TLV9042S	X2QFN (10)	1.50mm × 2.00mm
TLV9044	SOIC (14)	8.65mm × 3.91mm
	TSSOP (14)	4.40mm × 5.00mm
	SOT-23 (14)	4.20mm × 1.90mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 其他单通道和双通道封装型号将于近期发布。



$$\frac{V_{OUT}}{V_{IN}} = \left(1 + \frac{R_F}{R_G}\right) \left(\frac{1}{1 + sR_1C_1}\right)$$

单极低通滤波器



## 内容

<b>1 特性</b> .....	1	<b>8.2 功能方框图</b> .....	19
<b>2 应用</b> .....	1	<b>8.3 特性说明</b> .....	20
<b>3 说明</b> .....	1	<b>8.4 器件功能模式</b> .....	24
<b>4 修订历史记录</b> .....	2	<b>9 应用和实现</b> .....	25
<b>5 器件比较表</b> .....	3	9.1 应用信息.....	25
<b>6 引脚配置和功能</b> .....	3	9.2 典型应用.....	25
<b>7 规格</b> .....	7	<b>10 电源相关建议</b> .....	27
7.1 绝对最大额定值.....	7	<b>11 布局</b> .....	28
7.2 ESD 等级.....	7	11.1 布局指南.....	28
7.3 建议运行条件.....	7	11.2 布局示例.....	28
7.4 单通道器件的热性能信息.....	7	<b>12 器件和文档支持</b> .....	30
7.5 双通道器件的热性能信息.....	8	12.1 文档支持.....	30
7.6 四通道器件的热性能信息.....	8	12.2 接收文档更新通知.....	30
7.7 电气特性.....	9	12.3 支持资源.....	30
7.8 典型特性.....	11	12.4 Electrostatic Discharge Caution.....	30
<b>8 详细说明</b> .....	19	12.5 术语表.....	30
8.1 概述.....	19	<b>13 机械、封装和可订购信息</b> .....	30

## 4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

<b>Changes from Revision F (February 2022) to Revision G (March 2022)</b>	<b>Page</b>
• 更新了 X2SON (5) RTM 的 <i>器件信息</i> 部分.....	1
• 更新了 TLV9041IDPWR RTM 的 <i>器件比较</i> 部分.....	3
• 在 <i>单通道热性能信息</i> 部分中添加了 TLV9041 DPW 封装的热性能信息 .....	7

---

<b>Changes from Revision E (August 2021) to Revision F (February 2022)</b>	<b>Page</b>
• 更新了 TLV9044IDYYR RTM 的 <i>器件比较</i> 部分.....	3
• 在 <i>四通道热性能信息</i> 部分中添加了 TLV9044 DYY 封装的热性能信息 .....	7

---

<b>Changes from Revision D (August 2021) to Revision E (August 2021)</b>	<b>Page</b>
• 在 <i>双通道热性能信息</i> 部分中添加了 TLV9042 DGK 封装的热性能信息 .....	7

## 5 器件比较表

器件	通道数	封装引线												
		SC70 DCK	SOIC D	SOT-23 DBV	SOT-23 DYY	SOT-23-8 DDF	SOT-553 DRL <sup>(1)</sup>	TSSOP PW	VSSOP DGK	WQFN RTE <sup>(1)</sup>	WSON DSG	X2QFN RUC <sup>(1)</sup>	X2SON DPW	X2QFN RUG
TLV9041	1	5	—	5	—	—	5	—	—	—	—	—	5	—
TLV9041S	1	—	—	6	—	—	—	—	—	—	—	—	—	—
TLV9042	2	—	8	—	—	8	—	8	8	—	8	—	—	—
TLV9042S	2	—	—	—	—	—	—	—	—	—	—	—	—	10
TLV9044	4	—	14	—	14	—	—	14	—	16	—	14	—	—

(1) 封装仅为预发布版。

## 6 引脚配置和功能




图 6-1. TLV9041 DBV 封装  
5 引脚 SOT-23  
顶视图




图 6-2. TLV9041U DBV 封装  
5 引脚 SOT-23  
顶视图




图 6-3. TLV9041 DCK 封装  
5 引脚 SC70  
顶视图




图 6-4. TLV9041 DPW 封装  
5 引脚 X2SON  
顶视图

表 6-1. 引脚功能：TLV9041 和 TLV9041U

名称	引脚				I/O	说明
	编号					
	TLV9041		TLV9041U			
SOT-23	SC70	X2SON	SOT-23			
IN -	4	3	2	3	I	反相输入
IN+	3	1	4	1	I	同相输入
OUT	1	4	1	4	O	输出
V -	2	2	3	2	I 或 —	负（低）电源或接地（对于单电源供电）
V+	5	5	5	5	I	正（高）电源




图 6-5. TLV9041S DBV 封装  
6 引脚 SOT-23  
顶视图

表 6-2. 引脚功能 : TLV9041S

引脚		I/O	说明
名称	编号		
IN -	4	I	反相输入
IN+	3	I	同相输入
OUT	1	O	输出
SHDN	5	I	关断 ( 低电平 ), 启用 ( 高电平 )
V -	2	I 或 —	负 ( 低 ) 电源或接地 ( 对于单电源供电 )
V+	6	I	正 ( 高 ) 电源





图 6-6. TLV9042 D、DDF、DGK 和 PW 封装  
8 引脚 SOIC、SOT-23 8、VSSOP 和 TSSOP  
顶视图



将外露散热焊盘连接至 V-。更多信息, 请参阅节 8.3.11。


图 6-7. TLV9042 DSG 封装  
8 引脚 WSON ( 带有外露散热焊盘 )  
顶视图

表 6-3. 引脚功能 : TLV9042

引脚		I/O	说明
名称	编号		
IN1 -	2	I	反相输入, 通道 1
IN1+	3	I	同相输入, 通道 1
IN2 -	6	I	反相输入, 通道 2
IN2+	5	I	同相输入, 通道 2
OUT1	1	O	输出, 通道 1
OUT2	7	O	输出, 通道 2
V -	4	I	负 ( 低 ) 电源或接地 ( 对于单电源供电 )

**表 6-3. 引脚功能 : TLV9042 (continued)**


引脚		I/O	说明
名称	编号		
V+	8	I	正 (高) 电源



**图 6-8. TLV9042S RUG 封装  
10 引脚 X2QFN  
顶视图**

**表 6-4. 引脚功能 : TLV9042S**

引脚		I/O	说明
名称	编号		
IN1 -	9	I	反相输入, 通道 1
IN1+	10	I	同相输入, 通道 1
IN2 -	5	I	反相输入, 通道 2
IN2+	4	I	同相输入, 通道 2
OUT1	8	O	输出, 通道 1
OUT2	6	O	输出, 通道 2
SHDN1	2	I	关断 - 低电平 = 禁用, 高电平 = 启用, 通道 1
SHDN2	3	I	关断 - 低电平 = 禁用, 高电平 = 启用, 通道 2
V -	1	I	负 (低) 电源或接地 (对于单电源供电)
V+	7	I	正 (高) 电源



**图 6-9. TLV9044 D、PW 和 DYY 封装  
14 引脚 SOIC、TSSOP 和 SOT-23  
顶视图**

**表 6-5. 引脚功能 : TLV9044**

引脚		I/O	说明
名称	编号		
IN1 -	2	I	反相输入，通道 1
IN1+	3	I	同相输入，通道 1
IN2 -	6	I	反相输入，通道 2
IN2+	5	I	同相输入，通道 2
IN3 -	9	I	反相输入，通道 3
IN3+	10	I	同相输入，通道 3
IN4 -	13	I	反相输入，通道 4
IN4+	12	I	同相输入，通道 4
NC	—	—	无内部连接
OUT1	1	O	输出，通道 1
OUT2	7	O	输出，通道 2
OUT3	8	O	输出，通道 3
OUT4	14	O	输出，通道 4
V -	11	I 或 —	负（低）电源或接地（对于单电源供电）
V+	4	I	正（高）电源

## 7 规格

### 7.1 绝对最大额定值

在工作环境温度范围内 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
电源电压, $V_S = (V+) - (V-)$		0	6.0	V
信号输入引脚	共模电压 <sup>(2)</sup>	$(V-) - 0.5$	$(V+) + 0.5$	V
	差分电压 <sup>(2)</sup>		$V_S + 0.2$	V
	电流 <sup>(2)</sup>	-10	10	mA
输出短路 <sup>(3)</sup>		持续		
工作环境温度, $T_A$		-55	150	°C
结温, $T_J$			150	°C
贮存温度, $T_{stg}$		-65	150	°C

- (1) 应力超出绝对最大额定值下列出的值可能会对器件造成损坏。这些仅仅是应力额定值,并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 输入引脚被二极管钳制至电源轨。摆幅超过电源轨 0.5V 的输入信号的电流必须限制在 10mA 或者更少。
- (3) 接地短路,每个封装对应一个放大器。

### 7.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 <sup>(1)</sup>	±3000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	±1500	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

### 7.3 建议运行条件

在工作环境温度范围内测得 (除非另外注明)

		最小值	最大值	单位
$V_S$	电源电压, $(V+) - (V-)$	1.2	5.5	V
$V_I$	输入电压范围	$(V-)$	$(V+)$	V
$T_A$	额定温度	-40	125	°C

### 7.4 单通道器件的热性能信息

热指标 <sup>(1)</sup>		TLV9041、TLV9041S				单位
		DBV (SOT-23)		DCK (SC70)	DPW (X2SON)	
		5 引脚	6 引脚	5 引脚	5 引脚	
$R_{\theta JA}$	结至环境热阻	235.4	214.6	233.8	478.7	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	135.1	134.2	130.7	219.4	°C/W
$R_{\theta JB}$	结至电路板热阻	103.2	95.6	79.7	345.1	°C/W
$\psi_{JT}$	结至顶部特征参数	75.6	73.8	51.6	32.9	°C/W
$\psi_{JB}$	结至电路板特征参数	102.7	95.3	79.1	343.4	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	192.7	°C/W

- (1) 有关新旧热性能指标的更多信息, 请参阅 [半导体和 IC 封装热指标应用报告](#), [SPRA953](#)。

## 7.5 双通道器件的热性能信息

热指标 <sup>(1)</sup>		TLV9042					TLV9042S	单位
		D (SOIC)	DDF (SOT-23-8)	DSG (WSON)	PW (TSSOP)	DGK (VSSOP)	RUG (X2QFN)	
		8 引脚	8 引脚	8 引脚	8 引脚	8 引脚	10 引脚	
$R_{\theta JA}$	结至环境热阻	148.3	203.8	99.8	203.1	196.6	196.9	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	89.8	123.9	122.2	91.9	87.5	87.6	°C/W
$R_{\theta JB}$	结至电路板热阻	91.6	121.6	66.0	133.8	118.5	117.8	°C/W
$\psi_{JT}$	结至顶部特征参数	38.6	21.7	13.8	23.7	25.7	3.4	°C/W
$\psi_{JB}$	结至电路板特征参数	90.9	199.6	65.9	132.1	116.8	117.6	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	41.9	不适用	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息, 请参阅 *半导体和 IC 封装热指标* 应用报告, [SPRA953](#)。

## 7.6 四通道器件的热性能信息

热指标 <sup>(1)</sup>		TLV9044、TLV9044S			单位
		D (SOIC)	PW (TSSOP)	DYY (SOT-23-14)	
		14 引脚	14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	116.4	135.7	152.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	72.5	78.8	86.2	°C/W
$R_{\theta JB}$	结至电路板热阻	72.4	63.9	67.4	°C/W
$\psi_{JT}$	结至顶部特征参数	30.8	14.2	10.1	°C/W
$\psi_{JB}$	结至电路板特征参数	72	78.3	67.2	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息, 请参阅 *半导体和 IC 封装热指标* 应用报告, [SPRA953](#)。



## 7.7 电气特性

$V_S = (V+) - (V-) = 1.2V$  至  $5.5V$  ( $\pm 0.6V$  至  $\pm 2.75V$ ) ,  $T_A = 25^\circ C$  ,  $R_L = 100k\Omega$  ( 连接至  $V_S/2$  ) ,  $V_{CM} = V_S/2$  , 且  $V_{OUT} = V_S/2$  ( 除非另有说明 ) 。

参数		测试条件	最小值	典型值	最大值	单位
<b>失调电压</b>						
$V_{OS}$	输入失调电压			$\pm 0.6$	$\pm 2.25$	mV
		$T_A = -40^\circ C$ 至 $125^\circ C$			$\pm 2.5$	
$dV_{OS}/dT$	输入失调电压漂移		$T_A = -40^\circ C$ 至 $125^\circ C$	$\pm 0.8$		$\mu V/^\circ C$
PSRR	输入失调电压与电源间的关系	$V_S = \pm 0.6V$ 至 $\pm 2.75V$ , $V_{CM} = V-$		$\pm 20$	$\pm 100$	$\mu V/V$
	通道隔离	$f = 10kHz$		$\pm 5.6$		$\mu V/V$
<b>输入偏置电流</b>						
$I_B$	输入偏置电流 (1)			$\pm 1$	$\pm 12$	pA
$I_{OS}$	输入失调电流 (1)			$\pm 0.5$	$\pm 10$	pA
<b>噪声</b>						
$E_N$	输入电压噪声	$f = 0.1Hz$ 至 $10Hz$		6.5		$\mu V_{PP}$
$e_N$	输入电压噪声密度	$f = 100Hz$		85		$nV/\sqrt{Hz}$
		$f = 1kHz$		66		
		$f = 10kHz$		64		
$i_N$	输入电流噪声 (2)	$f = 1kHz$		20		$fA/\sqrt{Hz}$
<b>输入电压范围</b>						
$V_{CM}$	共模电压范围		(V-)		(V+)	V
CMRR	共模抑制比	$(V-) < V_{CM} < (V+) - 0.7V$ , $V_S = 1.2V$	$T_A = -40^\circ C$ 至 $125^\circ C$	60	77	dB
		$(V-) < V_{CM} < (V+) - 0.7V$ , $V_S = 5.5V$		75	89	
		$(V-) < V_{CM} < (V+) , V_S = 1.2V$			60	
		$(V-) < V_{CM} < (V+) , V_S = 5.5V$		57	72	
<b>输入阻抗</b>						
$Z_{ID}$	差分			$80 \parallel 1.4$		$G\Omega \parallel pF$
$Z_{ICM}$	共模			$100 \parallel 0.5$		$G\Omega \parallel pF$
<b>开环增益</b>						
$A_{OL}$	开环电压增益	$V_S = 1.2V$ , $(V-) + 0.2V < V_O < (V+) - 0.2V$ , $R_L = 10k\Omega$ ( 连接至 $V_S/2$ )	$T_A = -40^\circ C$ 至 $125^\circ C$	98		dB
		$V_S = 5.5V$ , $(V-) + 0.2V < V_O < (V+) - 0.2V$ , $R_L = 10k\Omega$ ( 连接至 $V_S/2$ )		125		
		$V_S = 1.2V$ , $(V-) + 0.1V < V_O < (V+) - 0.1V$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		105		
		$V_S = 5.5V$ , $(V-) + 0.1V < V_O < (V+) - 0.1V$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		107	130	
<b>频率响应</b>						
THD+N	总谐波失真 + 噪声 (3)	$V_S = 5.5V$ , $V_{CM} = 2.75V$ , $V_O = 1V_{RMS}$ , $G = +1$ , $f = 1kHz$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		0.013		%
GBW	增益带宽积	$R_L = 1M\Omega$ ( 连接至 $V_S/2$ )		350		kHz
SR	压摆率	$V_S = 5.5V$ , $G = +1$ , $C_L = 10pF$		0.2		$V/\mu s$
$t_s$	趋稳时间	精度为 0.1% , $V_S = 5.5V$ , $V_{STEP} = 4V$ , $G = +1$ , $C_L = 10pF$		25		$\mu s$
		精度为 0.1% , $V_S = 5.5V$ , $V_{STEP} = 2V$ , $G = +1$ , $C_L = 10pF$		22		
		精度为 0.01% , $V_S = 5.5V$ , $V_{STEP} = 4V$ , $G = +1$ , $C_L = 10pF$		35		
		精度为 0.01% , $V_S = 5.5V$ , $V_{STEP} = 2V$ , $G = +1$ , $C_L = 10pF$		30		
	相位裕度	$G = +1$ , $R_L = 100k\Omega$ ( 连接到 $V_S/2$ ) , $C_L = 10pF$		65		$^\circ$
	过载恢复时间	$V_{IN} \times \text{增益} > V_S$		13		$\mu s$
EMIRR	电磁干扰抑制比	$f = 1GHz$ , $V_{IN\_EMIRR} = 100mV$		70		dB
<b>输出</b>						

## 7.7 电气特性 (continued)







$V_S = (V+) - (V-) = 1.2V$  至  $5.5V$  ( $\pm 0.6V$  至  $\pm 2.75V$ ) ,  $T_A = 25^\circ C$  ,  $R_L = 100k\Omega$  ( 连接至  $V_S/2$  ) ,  $V_{CM} = V_S/2$  , 且  $V_{OUT} = V_S/2$  ( 除非另有说明 ) 。

参数		测试条件	最小值	典型值	最大值	单位
相对于电源轨的电压输出摆幅	正电源轨余量	$V_S = 1.2V$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		0.75	7	mV
		$V_S = 5.5V$ , $R_L = 10k\Omega$ ( 连接至 $V_S/2$ )		10	21	
		$V_S = 5.5V$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		1	8	
	负电源轨余量	$V_S = 1.2V$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		0.75	5	
		$V_S = 5.5V$ , $R_L = 10k\Omega$ ( 连接至 $V_S/2$ )		10	21	
		$V_S = 5.5V$ , $R_L = 100k\Omega$ ( 连接至 $V_S/2$ )		1	8	
$I_{SC}$	短路电流 (4)	$V_S = 5.5V$		$\pm 40$		mA
$Z_O$	开环输出阻抗	$f = 10kHz$		7500		$\Omega$
<b>电源</b>						
$I_Q$	每个放大器的静态电流	$V_S = 5.5V$ , $I_O = 0A$		10	13	$\mu A$
			$T_A = -40^\circ C$ 至 $125^\circ C$			
$I_Q$	每个放大器的静态电流	$V_S = 5.5V$ , $I_O = 0A$ , 仅适用于 TLV9041UIDBVR		10	13.5	$\mu A$
			$T_A = -40^\circ C$ 至 $125^\circ C$			
<b>关断</b>						
$I_{QSD}$	每个放大器的静态电流	所有放大器均为禁用状态, $\overline{SHDN} = V-$		75	200	nA
$Z_{SHDN}$	关断时的输出阻抗	已禁用放大器		43    11.5		$G\Omega    pF$
$V_{IH}$	逻辑高电平阈值电压 ( 放大器为启用状态 )		$(V-) + 1V$			V
$V_{IL}$	逻辑低电平阈值电压 ( 放大器为禁用状态 )				$(V-) + 0.2V$	V
$t_{ON}$	放大器启用时间 ( 完全关断 ) (5) (6)	$G = +1$ , $V_{CM} = V_S/2$ , $V_O = 0.9 \times V_S/2$ , $R_L$ 连接到 $V-$		160		$\mu s$
	放大器启用时间 ( 部分关断 ) (5) (6)	$G = +1$ , $V_{CM} = V_S/2$ , $V_O = 0.9 \times V_S/2$ , $R_L$ 连接到 $V-$		120		
$t_{OFF}$	放大器禁用时间(5)	$G = +1$ , $V_{CM} = V_S/2$ , $V_O = 0.1 \times V_S/2$ , $R_L$ 连接到 $V-$		10		$\mu s$
	$\overline{SHDN}$ 引脚输入偏置电流 ( 每个引脚 )	$(V+) \geq \overline{SHDN} \geq (V-) + 1V$		100		pA
		$(V-) \leq \overline{SHDN} \leq (V-) + 0.2V$		50		

- 根据表征结果指定最大  $I_B$  和  $I_{OS}$  限制。大于 2.5V 的输入差分电压会导致  $I_B$  增加
- 典型的输入电流噪声数据是根据设计仿真结果指定的
- 三阶滤波器；-3dB 时的带宽 = 80kHz。
- 短路电流是拉出和吸收短路电流的平均值
- 禁用时间 ( $t_{OFF}$ ) 和启用时间 ( $t_{ON}$ ) 是指施加给  $\overline{SHDN}$  引脚的信号为 50% 时到输出电压达到 10% ( 禁用 ) 或 90% ( 启用 ) 电平时之间的时间间隔。
- 完全关断是指双通道 TLV9042S 的通道 1 和 2 都被禁用 ( $\overline{SHDN1} = \overline{SHDN2} = V-$ ) , 且四路 TLV9044S 的通道 1 至 4 都被禁用 ( $\overline{SHDN12} = \overline{SHDN34} = V-$ ) 。对于部分关断, 仅使用  $\overline{SHDN}$  引脚; 在这种模式下, 内部偏置电路仍然保持正常工作, 并且启用时间更短。

## 7.8 典型特性

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  (连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 (除非另有说明))



### 7.8 典型特性 (continued)

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  (连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 (除非另有说明))




图 7-7. 偏移电压与电源电压间的关系




图 7-8.  $I_B$  和  $I_{OS}$  与温度间的关系




图 7-9.  $I_B$  和  $I_{OS}$  与共模电压间的关系




图 7-10. 开环增益与温度间的关系




图 7-11. 开环增益和相位与频率间的关系










图 7-12. 开环输出阻抗与频率间的关系

### 7.8 典型特性 (continued)

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  (连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 (除非另有说明))



## 7.8 典型特性 (continued)

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  (连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 (除非另有说明))




图 7-19. CMRR 与频率间的关系




图 7-20. 直流 CMRR 与温度间的关系




图 7-21. 0.1Hz 至 10Hz 时域电压噪声




图 7-22. 输入电压噪声频谱密度




图 7-23. THD+N 与频率间的关系




图 7-24. THD+N 与频率间的关系

### 7.8 典型特性 (continued)

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  (连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 (除非另有说明))




图 7-25. THD + N 与幅度间的关系




图 7-26. THD + N 与幅度间的关系




图 7-27. 静态电流与电源电压间的关系




图 7-28. 静态电流与温度间的关系




图 7-29. 小信号过冲与容性负载间的关系





图 7-30. 小信号过冲与容性负载间的关系

### 7.8 典型特性 (continued)


在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  ( 连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 ( 除非另有说明 )





### 7.8 典型特性 (continued)

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  (连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 (除非另有说明))



### 7.8 典型特性 (continued)

在  $T_A = 25^\circ\text{C}$ 、 $V_+ = 2.75\text{V}$ 、 $V_- = -2.75\text{V}$ 、 $R_L = 10\text{k}\Omega$  ( 连接到  $V_S/2$ 、 $V_{CM} = V_S/2$  并且  $V_{OUT} = V_S/2$  条件下测得 ( 除非另有说明 )




图 7-43. 放大器启用响应

D49\_




图 7-44. 放大器禁用响应

D48\_




图 7-45. 以同相输入为基准的电磁干扰抑制比 (EMIRR+) 与频率间的关系

D42\_




图 7-46. 通道分离

D50\_


## 8 详细说明

### 8.1 概述

TLV904x 是一系列低功耗轨到轨输入和输出运算放大器，专为电池供电应用而设计。该系列放大器采用独特的晶体管，可在 1.2V 的超低电源电压至 5.5V 的标准电源电压范围内运行。这些单位增益稳定的放大器提供 350kHz 的 GBW， $I_Q$  仅为  $10\mu\text{A}$ 。TLV904x 在 5.5V 时还具有 40mA 的短路电流能力。这种低电压、低  $I_Q$  和高输出电流能力的组合使该器件非常独特，适合广泛的通用应用。输入共模电压范围包括两个电源轨，并支持将 TLV904x 系列用于许多单电源或双电源配置。轨到轨输入和输出摆动显著增加了动态范围，特别是在低电源应用中，使这些器件非常适合驱动低速采样模数转换器 (ADC)。而且，AB 类输出级能够驱动连接至  $V+$  和接地端之间任一点的大于  $2\text{k}\Omega$  的电阻负载。

TLV904x 可以驱动典型相位裕度为  $45^\circ$ 、高达  $100\text{pF}$  的器件，并具有  $350\text{kHz}$  增益带宽积， $0.2\text{V}/\mu\text{s}$  转换速率， $6.5\mu\text{V}_{\text{p-p}}$  集成噪声 (0.1 至  $10\text{Hz}$ )，同时每个通道仅消耗  $10\mu\text{A}$  的电源电流，从而能够以极低的功耗提供良好的交流性能。直流应用还具有  $1\text{pA}$  的低输入偏置电流 (典型值)、 $0.6\text{mV}$  的输入失调电压 (典型值)，以及良好的 PSRR、CMRR 和  $A_{\text{OL}}$ 。

### 8.2 功能方框图



## 8.3 特性说明

### 8.3.1 工作电压

TLV904x 系列运算放大器可确保正常工作的额定工作电压范围为 1.2V 至 5.5V。此外，多种规格适用于  $-40^{\circ}\text{C}$  至  $125^{\circ}\text{C}$  的温度范围。节 7.8 中介绍了可能会随工作电压或温度的变化而显著变化的参数。强烈建议使用至少  $0.01\ \mu\text{F}$  的陶瓷电容器来旁路电源引脚。

### 8.3.2 轨到轨输入

TLV904x 系列的输入共模电压范围可以扩展到任何一个电源轨。即使在 1.2V 的超低电源电压，一直到 5.5V 的标准电源电压下工作时都是如此。此性能是通过互补输入级实现的：N 通道输入差分对与 P 通道差分对并联。有关更多详细信息，请参阅节 8.2。

对于大多数具有互补输入级的放大器，其中一个输入对（通常是 P 通道输入对）设计用于在输入失调电压、N 通道对上的温漂方面提供稍微更好的性能。因此，P 通道对旨在覆盖大部分共模范围，而 N 通道对则被设计为在一定阈值电压下从正轨缓慢接管。就在阈值电压之后，两个输入对都在一个称为过渡区的小范围内工作。在这个区域之外，N 通道对完全接管。与器件在此区域外运行相比，器件在转换区域内运行时，PSRR、CMRR、失调电压、温漂和 THD 会降级。因此，大多数应用通常更喜欢在性能稍好一些的 P 通道输入范围内运行。

对于 TLV904x，P 通道对通常对从负电源轨到  $(V+) - 0.4\text{V}$  的输入电压有效，而 N 通道对通常对从正电源到  $(V+) - 0.4\text{V}$  的输入电压有效。过渡区域通常出现在  $(V+) - 0.5\text{V}$  到  $(V+) - 0.3\text{V}$  之间，在过渡区域内时，两对均开启。上面提到的这些电压电平可能随着与晶体管的阈值电压相关联的工艺变化而变化。在 TLV904x 中，上述  $200\text{mV}$  过渡区域在任一方向上的变化最高可达  $200\text{mV}$ 。因此，此转换区域（两个级都打开）在低端上的范围介于  $(V+) - 0.7\text{V}$  至  $(V+) - 0.5\text{V}$  之间，在高端上的范围高达  $(V+) - 0.3\text{V}$  至  $(V+) - 0.1\text{V}$  之间。

鉴于 P 通道输入对通常提供比 N 通道输入对更好的性能，TLV904x 与业内大多数互补输入放大器相比，提供了更宽的 P 通道输入对范围。下面提供了 TLV904x 和 TLV900x 的并排比较。请注意，TLV900x 可保证 P 通道对仅在距正轨 1.4V 之前运行，而 TLV904x 保证 P 通道对一直运行到距正轨 0.7V。TLV904x 的这个额外的  $700\text{mV}$  P 通道输入对范围在 P 通道输入范围通常在很大程度上受到限制的较低电源电压（1.2V、1.8V 等）下运行时特别有用。

因此，输入信号的宽共模摆幅可以更容易地容纳在 TLV904x 的 P 通道输入对中，同时可能避开过渡区域，从而保持线性度。




图 8-1. TLV904x 失调电压与共模间的关系




图 8-2. TLV900x 失调电压与共模间的关系

### 8.3.3 轨到轨输出

TLV904x 器件设计为一种低功耗、低噪声运算放大器，可提供强大的输出驱动能力。它采用一个具有共源晶体管的 AB 类输出级来实现完全的轨到轨输出摆幅功能。对于高达  $5\text{k}\Omega$  的电阻负载，无论施加的电源电压是多少，输出摆幅通常在两个电源轨的  $20\text{mV}$  以内。不同的负载情况会改变放大器在靠近电源轨范围内摆动的能力。

### 8.3.4 共模抑制比 (CMRR)

TLV904x 的 CMRR 具有多种规格，因此可为给定应用提供最佳匹配；请参阅电气特性表。首先，给出了低于转换区域  $[V_{CM} < (V^+) - 0.7V]$  的共模范围内的器件 CMRR。当应用需要使用差分输入对之一时，此规格是器件功能的最佳指标。其次，指定了在  $(V_{CM} = 0V \text{ 至 } 5.5V)$  时整个共模范围内的 CMRR。最后的这个值包含转换区域内测出的变化。

### 8.3.5 容性负载和稳定性

TLV904x 设计用于需要驱动容性负载的应用中。与所有运算放大器一样，可能存在会使 TLV904x 变得不稳定的特定情况。在确定特定运算放大器的运行是否稳定时，需要考虑放大器电路配置、布局、增益和输出负载等因素。在单位增益 (1V/V) 缓冲器配置下驱动容性负载的运算放大器比在更高噪声增益下工作的放大器更容易出现不稳定的情况。电容负载与运算放大器输出电阻相结合后，在反馈环路内产生一个使相补角降级的极点。当电容负载增加时，相补角的降级会增大。在单位增益配置下运行时，TLV904x 具有良好的相位裕度 (典型值为  $45^\circ$ )，在高达约 100pF 的纯容性负载下仍能保持稳定。某些超大电容器 ( $C_L$  大于  $1\mu F$ ) 的等效串联电阻足够改变反馈环路内的相位特性，从而使放大器保持稳定。增加放大器闭环增益使得放大器能够驱动更大的电容。如果在电压增益更高时测量放大器的过冲响应，放大器驱动能力的提升会非常明显。

放大器在单位增益配置下运行时增大电容负载驱动能力的一种方法就是串行插入一个小电阻器 (一般为  $10\Omega$  到  $20\Omega$ )，与输出串联 (如 图 8-3 中所示)。这个电阻器大大减少了与大电容负载相关的过冲和振铃。然而，这个技巧的一个可能问题是这个增加的串联电阻和任一与负载电容并联的连接电阻会生成一个分压器。此分压器在输出上引入一个减少输出摆幅的增益误差。




图 8-3. 增强容性负载驱动能力

### 8.3.6 过载恢复

过载恢复定义为运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益而超过额定工作电压时，运算放大器的输出器件进入饱和区。一旦其中一个输出器件进入饱和区，输出级需要额外的时间才能恢复到线性工作状态，这被称为过载恢复时间。在输出级返回其线性工作状态后，放大器开始以指定的转换率转换。因此，传播延迟 (过载情况下) 等于过载恢复时间与转换时间之和。TLV904x 系列的过载恢复时间通常约为  $13\mu s$ 。

### 8.3.7 EMI 抑制

TLV904x 采用集成电磁干扰 (EMI) 滤波来减少无线通信设备、混合使用模拟信号链和数字元件的高密度电路板等干扰源产生的 EMI 效应。通过电路设计技术可改进 EMI 抗扰度；TLV904x 受益于这些设计改进措施。德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 宽频谱范围内准确测量和量化运算放大器抗扰度的功能。图 8-4 展示了对 TLV904x 执行此测试的结果。表 8-1 展示了 TLV904x 在实际应用中常见特定频率下的 EMIRR IN+ 值。运算放大器的 EMI 抑制比应用报告包含了与运算放大器相关的 EMIRR 性能主题，该报告可在 [www.ti.com](http://www.ti.com) 上下载。




图 8-4. EMIRR 测试

表 8-1. TLV904x 在目标频率下的 EMIRR IN+

频率	应用或分配	EMIRR IN+
400MHz	移动无线广播、移动卫星、太空操作、气象、雷达、超高频 (UHF) 应用	60dB
900MHz	全球移动通信系统 (GSM) 应用、无线电通信、导航、GPS (最高可达 1.6GHz)、GSM、航空移动通信及 UHF 应用	70dB
1.8GHz	GSM 应用、个人移动通信、宽带、卫星和 L 波段 (1GHz 至 2GHz)	75dB
2.4GHz	802.11b、802.11g、802.11n、蓝牙®、个人移动通信、工业、科学和医疗 (ISM) 无线频段、业余无线电通信和卫星、S 波段 (2GHz 至 4GHz)	79.0dB
3.6GHz	无线电定位、航空通信和导航、卫星、移动通信、S 波段	82dB
5GHz	802.11a、802.11n、航空通信和导航、移动通信、太空和卫星操作、C 波段 (4GHz 至 8GHz)	85dB

### 8.3.8 电气过应力

设计人员经常会问到关于运算放大器耐受电气过应力的问题。这些问题侧重于器件输入，同时也会涉及电源引脚甚至输出引脚。这些不同的引脚功能均具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过应力限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和组装过程中保护电路不受意外 ESD 事件的影响。

能够充分了解该基本 ESD 电路及其与电气过应力事件的关联性会有所帮助。图 8-5 显示了 TLV904x 器件中包含的 ESD 电路。ESD 保护电路中涉及多个导流二极管，这些二极管从输入引脚和输出引脚连接回内部供电线路，并且它们均连接到运算放大器内部的吸收器件。该保护电路在电路正常工作时处于未激活状态。




图 8-5. 等效内部 ESD 电路

### 8.3.9 输入和 ESD 保护

TLV904x 系列在所有引脚上均整合了内部 ESD 保护电路。对于输入和输出引脚，这种保护主要包括输入和电源引脚之间连接的导流二极管。只要电流不超过 10mA，这些 ESD 保护二极管就能提供电路内输入过驱保护。图 8-6 显示了如何通过将串联输入电阻器添加到被驱动的输入端来限制输入电流。添加的电阻器会增加放大器输入端的热噪声，在对噪声敏感的应用中，该值必须保持在最低。




图 8-6. 输入电流保护

### 8.3.10 关断功能

TLV904xS 器件具有  $\overline{\text{SHDN}}$  引脚，可禁用运算放大器，将其置于低功耗待机模式。在此模式下，运算放大器消耗的电流通常低于 150nA。 $\overline{\text{SHDN}}$  引脚为低电平有效，这意味着当  $\overline{\text{SHDN}}$  引脚的输入为有效逻辑低电平时启用关断模式。

$\overline{\text{SHDN}}$  引脚以运算放大器的负电源电压为基准。关断特性的阈值在 500 mV (典型值) 左右，且不随电源电压而变化。开关阈值中包含了迟滞，以确保顺畅的开关特性。为了确保最佳的关断行为，应通过有效逻辑信号驱动  $\overline{\text{SHDN}}$  引脚。有效逻辑低电平被定义为  $V_-$  和  $V_- + 0.2V$  之间的电压。有效逻辑高电平被定义为  $V_- + 1V$  和  $V_+$  之间的电压。要启用放大器，必须将  $\overline{\text{SHDN}}$  引脚驱动至有效逻辑高电平。若要禁用放大器，必须将  $\overline{\text{SHDN}}$  引脚驱动至有效逻辑低电平。我们强烈建议将关断引脚连接到有效的高电压或低电压或驱动。 $\overline{\text{SHDN}}$  引脚允许的最大电压为  $(V_+) + 0.5V$ 。超过此电压水平器件将损坏。

$\overline{\text{SHDN}}$  引脚为高阻抗 CMOS 输入。双通道运算放大器版本是独立控制的，而四通道运算放大器版本是采用逻辑输入成对控制的。对于电池供电的应用，这种特性可用于大幅降低平均电流并延长电池使用寿命。所有通道全部关断时，启用时间为 160μs；禁用时间为 10μs。禁用时，输出呈现高阻抗状态。该架构支持将 TLV904xS 作为门控放大器使用（或将器件输出复用到公共模拟输出总线上）。关断时间 ( $t_{\text{OFF}}$ ) 取决于负载条件，并随负载电阻的增加而增加。为了确保在特定的关断时间内关断（禁用），指定的 100kΩ 负载需加载到中间电源 ( $V_S/2$ )。如果在没有负载的情况下使用 TLV904xS，则所需的关断时间会显著增加。



### 8.3.11 带外露散热焊盘的封装

TLV904x 系列采用具有外露散热焊盘的 WQFN-16 (RTE) 封装。在封装内部，使用导电化合物将内核连接到该散热焊盘。因此，当使用带有外露散热焊盘的封装时，散热焊盘必须连接到 V<sub>-</sub> 或保持悬空。不允许将导热垫连接到 V<sub>-</sub> 以外的电位，否则无法保证器件的性能。

## 8.4 器件功能模式

TLV904x 器件拥有单功能模式。只要电源电压在 1.2 V ( $\pm 0.6$  V) 与 5.5V ( $\pm 2.75$ V) 之间，这些器件就处于通电状态。

TLV904xS 器件具有关断引脚，可用于将运算放大器置于低功耗模式。更多信息请查阅 [节 8.3.10](#)。



## 9 应用和实现

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 9.1 应用信息

TLV904x 系列低功耗轨到轨输入和输出运算放大器是专为便携式应用而设计的。该系列器件的工作电压范围为 1.2V 至 5.5V，单位增益稳定，适合各种通用型应用。AB 类输出级能够驱动连接至  $V+$  和  $V-$  之间任一点的大于  $2k\Omega$  的电阻负载。输入共模电压范围包括两个电源轨，并支持将 TLV904x 系列用于许多单电源或双电源配置。

### 9.2 典型应用

#### 9.2.1 TLV904x 低侧电流检测应用

图 9-1 显示了低侧电流检测应用中配置的 TLV904x。




图 9-1. 低侧电流检测应用中的 TLV904x

### 9.2.1.1 设计要求

此设计的设计要求如下：

- 负载电流：0A 至 1A
- 输出电压最大值：4.9V
- 最大分流电压：100mV

### 9.2.1.2 详细设计过程

方程式 1 提供了图 9-1 中的电路传递函数。

$$V_{\text{OUT}} = I_{\text{LOAD}} \times R_{\text{SHUNT}} \times \text{Gain} \quad (1)$$

负载电流 ( $I_{\text{LOAD}}$ ) 在分流电阻器 ( $R_{\text{SHUNT}}$ ) 上产生压降。负载电流设置为 0A 至 1A。为了在最大负载电流下保持分流电压低于 100mV，使用方程式 2 展示了最大分流电阻。

$$R_{\text{SHUNT}} = \frac{V_{\text{SHUNT\_MAX}}}{I_{\text{LOAD\_MAX}}} = \frac{100\text{mV}}{1\text{A}} = 100\text{m}\Omega \quad (2)$$

使用方程式 2 计算出的  $R_{\text{SHUNT}}$  为 100m $\Omega$ 。 $I_{\text{LOAD}}$  和  $R_{\text{SHUNT}}$  产生的电压降由 TLV904x 放大，从而产生大约 0V 至 4.9V 的输出电压。TLV904x 产生必要输出电压时所需的增益通过方程式 3 计算得出。

$$\text{Gain} = \frac{(V_{\text{OUT\_MAX}} - V_{\text{OUT\_MIN}})}{(V_{\text{IN\_MAX}} - V_{\text{IN\_MIN}})} \quad (3)$$

使用方程式 3 计算出的所需增益为 49V/V，该值由电阻器  $R_{\text{F}}$  和  $R_{\text{G}}$  设置。方程式 4 可确定  $R_{\text{F}}$  和  $R_{\text{G}}$  电阻器的大小，从而将 TLV904x 的增益设置为 49V/V。

$$\text{Gain} = 1 + \frac{(R_{\text{F}})}{(R_{\text{G}})} \quad (4)$$

选择  $R_{\text{F}}$  为 57.6k $\Omega$ ， $R_{\text{G}}$  为 1.2k $\Omega$  可提供等于 49V/V 的组合。图 9-2 展示了图 9-1 中所示电路测得的传递函数。请注意，增益只是反馈和增益电阻器的函数。通过改变电阻器的比率来调整该增益，并且实际电阻器值由设计人员想要建立的阻抗水平确定。阻抗水平决定了电流损耗、杂散电容的影响以及其他一些行为。并不存在适用于每个系统的理想阻抗选择；您必须选择适合您的系统参数的阻抗。

### 9.2.1.3 应用曲线




图 9-2. 低侧电流感测传递函数

## 10 电源相关建议

TLV904x 系列的额定工作范围为 1.2V 至 5.5V (  $\pm 0.6V$  至  $\pm 2.75V$  ) ; 多种规格适用于  $-40^{\circ}\text{C}$  至  $125^{\circ}\text{C}$  的温度范围。节 7.7 中介绍了可能会随工作电压或温度的变化而显著变化的参数。

### CAUTION

电源电压大于 6V 可能对器件造成损坏；请参阅 [绝对最大额定值表](#)。

将 0.1 $\mu\text{F}$  旁路电容器置于电源引脚附近，以减少来自高噪声电源或高阻抗电源的耦合误差。有关旁路电容器放置的更多详细信息，请参阅节 11.1。

## 11 布局

### 11.1 布局指南

为了使器件具有最佳运行性能，请使用良好的印刷电路板 (PCB) 布局实践，包括：

- 噪声可以通过电路板的电源连接传播到模拟电路中，并传播到运算放大器本身的电源引脚。旁路电容器用于通过提供低阻抗接地路径来降低耦合噪声。
  - 在每个电源引脚和接地端之间连接低 ESR 0.1 $\mu$ F 陶瓷旁路电容器，放置位置尽量靠近器件。从 V+ 到接地端的单个旁路电容器足以满足单电源应用的需求。
- 将电路中模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地层有助于散热和降低电磁干扰 (EMI) 噪声拾取。请小心地对数字接地和模拟接地进行物理隔离，同时应注意接地电流。
- 为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分开，则以 90 度角穿过敏感走线比平行于噪声走线来排布走线要好得多。
- 外部元件的位置应尽量靠近器件，如图 11-2 中所示。使  $R_F$  和  $R_G$  接近反相输入可最大限度地减小寄生电容。
- 尽可能缩短输入走线。切记，输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近不同电势下的走线所产生的漏电流。
- 为获得最佳性能，建议在组装 PCB 板后进行清洗。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。请遵循所有的 PCB 水清洁流程，建议将 PCB 组装烘干，以去除清洗时渗入器件封装中的湿气。大多数情形下，清洗后在 85°C 下低温烘干 30 分钟即可。

### 11.2 布局示例




图 11-1. 原理图表示




图 11-2. 布局示例




图 11-3. VSSOP-8 (DGK) 封装的布局示例




图 11-4. WSON-8 (DSG) 封装的布局示例

## 12 器件和文档支持

### 12.1 文档支持

#### 12.1.1 相关文档

请参阅以下相关文档：

- [运算放大器的 EMI 抑制比](#)
- [QFN/SOP PCB 连接](#)
- [Quad Flatpack No-Lead 逻辑封装](#)

### 12.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 12.3 支持资源

TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《使用条款》。

### 商标

TI E2E™ is a trademark of Texas Instruments.

蓝牙® is a registered trademark of Bluetooth SIG, Inc.

所有商标均为其各自所有者的财产。

### 12.4 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

### 12.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 13 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TLV90411DBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	T041	<a href="#">Samples</a>
TLV90411DCKR	ACTIVE	SC70	DCK	5	3000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	11V	<a href="#">Samples</a>
TLV90411DPWR	ACTIVE	X2SON	DPW	5	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(L, LE)	<a href="#">Samples</a>
TLV90411SIDBVR	ACTIVE	SOT-23	DBV	6	3000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	T41S	<a href="#">Samples</a>
TLV90411UIDBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	U041	<a href="#">Samples</a>
TLV90421DDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T042	<a href="#">Samples</a>
TLV90421DGKR	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	2H7T	<a href="#">Samples</a>
TLV90421DR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9042D	<a href="#">Samples</a>
TLV90421DSGR	ACTIVE	WSON	DSG	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T42G	<a href="#">Samples</a>
TLV90421PWR	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9042P	<a href="#">Samples</a>
TLV90421SIRUGR	ACTIVE	X2QFN	RUG	10	3000	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	HTF	<a href="#">Samples</a>
TLV90441DR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9044D	<a href="#">Samples</a>
TLV90441DYR	ACTIVE	SOT-23-THIN	DYY	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL944DYY	<a href="#">Samples</a>
TLV90441PWR	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9044PW	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSELETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of  $\leq 1000$ ppm threshold. Antimony trioxide based flame retardants must also meet the  $\leq 1000$ ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF TLV9044 :**

- Automotive : [TLV9044-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9041IDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9041IDCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9041IDPWR	X2SON	DPW	5	3000	180.0	8.4	0.91	0.91	0.5	2.0	8.0	Q2
TLV9041SIDBVR	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9041UIDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9042IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9042IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TLV9042IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9042IDSGR	WSOIC	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9042IPWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9042SIRUGR	X2QFN	RUG	10	3000	178.0	8.4	1.75	2.25	0.56	4.0	8.0	Q1
TLV9044IDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9044IDYYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9044IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9041IDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9041IDCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9041IDPWR	X2SON	DPW	5	3000	210.0	185.0	35.0
TLV9041SIDBVR	SOT-23	DBV	6	3000	210.0	185.0	35.0
TLV9041UIDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9042IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TLV9042IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TLV9042IDR	SOIC	D	8	2500	356.0	356.0	35.0
TLV9042IDSGR	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9042IPWR	TSSOP	PW	8	2000	356.0	356.0	35.0
TLV9042SIRUGR	X2QFN	RUG	10	3000	205.0	200.0	33.0
TLV9044IDR	SOIC	D	14	2500	356.0	356.0	35.0
TLV9044IDYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9044IPWR	TSSOP	PW	14	2000	356.0	356.0	35.0



# EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


# DGK0008A



# PACKAGE OUTLINE

## VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

### NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

# EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

# EXAMPLE STENCIL DESIGN

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE  
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.







4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


D0014A



# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

DPW 5

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4211218-3/D






# EXAMPLE BOARD LAYOUT

DPW0005B

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE  
SOLDER MASK DEFINED  
SCALE:60X

4228233/D 09/2023

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, refer to QFN/SON PCB application note in literature No. SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).

# EXAMPLE STENCIL DESIGN

DPW0005B

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD 5  
92% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:60X

4228233/D 09/2023

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


# DCK0005A



## PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)


- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE: 18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

# DDF0008A



# PACKAGE OUTLINE

## SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/E 07/2024

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

# EXAMPLE BOARD LAYOUT


DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)

- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4222047/E 07/2024


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.





RUG (R-PQFP-N10)



- NOTES:
- All linear dimensions are in millimeters.
  - This drawing is subject to change without notice.
  - Publication IPC-7351 is recommended for alternate designs.
  - Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.
  - Maximum stencil thickness 0,127 mm (5 mils). All linear dimensions are in millimeters.
  - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
  - Side aperture dimensions over-print land for acceptable area ratio > 0.66. Customer may reduce side aperture dimensions if stencil manufacturing process allows for sufficient release at smaller opening.



D0008A

# PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

# EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON .005 INCH [0.125 MM] THICK STENCIL  
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




# DBV0006A

# PACKAGE OUTLINE

## SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214840/G 08/2024

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
4. Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
5. Reference JEDEC MO-178.

# EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



## GENERIC PACKAGE VIEW


**DSG 8**

**WSON - 0.8 mm max height**



2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4224783/A



ALTERNATIVE TERMINAL SHAPE TYPICAL



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4218900/E 08/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE  
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.




PW0014A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PW0008A



# PACKAGE OUTLINE

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

### NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.



# EXAMPLE BOARD LAYOUT

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
SCALE:10X



SOLDER MASK DETAILS  
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
版权所有 © 2025，德州仪器 (TI) 公司