

LM2904-Q1、LM2904B-Q1 和 LM2904BA-Q1 适用于汽车应用的行业标准双路运算放大器

1 特性

- 符合面向汽车应用的 AEC Q-100 标准
 - 温度等级 1：-40°C 至 +125°C
 - 器件 HBM ESD 分类等级 2
 - 器件 CDM ESD 分类等级 C5
- 3V 至 36V 的宽电源电压范围 (LM2904B-Q1 和 LM2904BA-Q1)
- 每通道电源电流为 300 μ A (LM2904B-Q1 和 LM2904BA-Q1, 典型值)
- 单位增益带宽为 1.2 MHz (LM2904B-Q1 和 LM2904BA-Q1)
- 共模输入电压范围包括接地, 支持近地直接感测
- 低输入失调电压在 25°C 时为 2mV (LM2904BA-Q1, 最大值)
- 低输入失调电压在 25°C 时为 3mV (LM2904B-Q1, 最大值)
- 内部射频和 EMI 滤波器 (LM2904B-Q1 和 LM2904BA-Q1)
- 提供功能安全
 - 有助于进行功能安全系统设计的文档

2 应用

- 汽车照明
- 车身电子装置
- 汽车音响主机
- 远程信息处理控制单元
- 紧急呼叫 (eCall)
- 被动安全：制动系统
- 电动汽车/混合动力电动汽车：
 - 逆变器和电机控制
 - 车载充电器 (OBC) 和无线充电器
 - 电池管理系统 (BMS)

3 说明


LM2904-Q1、LM2904B-Q1 和 LM2904BA-Q1 是符合 AEC-Q100 规范的业界通用运算放大器, 适合汽车应用。LM2904B-Q1 和 LM2904BA-Q1 是 LM2904-Q1 的下一代版本, 包含两个高电压 (36V) 运算放大器。LM2904B-Q1 和 LM2904BA-Q1 为成本敏感型应用提供了卓越的价值, 其特性包括低失调电压 (最大值分别为 3mV 和 2mV)、对地共模输入范围和高差分输入电压能力。

LM2904B-Q1 和 LM2904BA-Q1 利用单位增益稳定性、更低的失调电压 (0.3mV, 典型值) 和更低的静态电流 (300 μ A, 典型值) 等增强型特性简化了电路设计。得益于高 ESD (2kV, HBM) 及集成 EMI 和射频滤波器, LM2904B-Q1 和 LM2904BA-Q1 器件可用于汽车市场中要求最为严苛、极具环境挑战性的应用。

器件信息

器件型号 ⁽¹⁾	封装	封装尺寸 (标称值)
LM2904B-Q1	SOIC (8)	4.90mm × 3.90mm
	TSSOP (8)	3.00mm × 4.40mm
	VSSOP (8)	3.00mm × 3.00mm
LM2904BA-Q1	SOIC (8)	4.90mm × 3.90mm
	TSSOP (8)	3.00mm × 4.40mm
	VSSOP (8)	3.00mm × 3.00mm
LM2904-Q1	SOIC (8)	4.90mm × 3.90mm
	TSSOP (8)	3.00mm × 4.40mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。



$$\frac{V_{OUT}}{V_{IN}} = \left(1 + \frac{R_F}{R_G}\right) \left(\frac{1}{1 + sR_1C_1}\right)$$

单极低通滤波器



内容

1 特性	1	9.3 特性说明	20
2 应用	1	9.4 器件功能模式	20
3 说明	1	10 应用和实现	21
4 修订历史记录	2	10.1 应用信息	21
5 器件比较表	4	10.2 典型应用	21
6 引脚配置和功能	5	11 电源相关建议	23
7 规格	6	12 布局	24
7.1 绝对最大额定值	6	12.1 布局指南	24
7.2 ESD 等级	6	12.2 布局示例	24
7.3 建议运行条件	7	13 器件和文档支持	25
7.4 热性能信息	7	13.1 文档支持	25
7.5 电气特性：LM2904B-Q1 和 LM2904BA-Q1	8	13.2 相关链接	25
7.6 电气特性：LM2904-Q1、LM2904AV-Q1、LM2904V-Q1	10	13.3 接收文档更新通知	25
7.7 典型特性	11	13.4 支持资源	25
8 参数测量信息	18	13.5 商标	25
9 详细说明	19	13.6 Electrostatic Discharge Caution	25
9.1 概述	19	13.7 术语表	25
9.2 功能方框图	19	14 机械、封装和可订购信息	26

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision J (February 2021) to Revision K (April 2022)	Page
• 向数据表中添加了 LM2904BA-Q1	1
• 将 LM2904B-Q1 和 LM2904BA-Q1 的 ESD (CDM) 额定值从 $\pm 750V$ 增加至 $\pm 1500V$	6

Changes from Revision I (June 2020) to Revision J (February 2021)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式	1
• 向特性部分添加了“提供功能安全”特性和指向支持文档的链接	1
• 删除了整个数据表中 VSSOP (8) 封装的预发布标签	1
• 删除了整个数据表中的 SOT-23 (8) 封装信息	1
• 删除了引脚配置和功能部分中 VSSOP 封装的预发布标签	5
• 删除了引脚配置和功能部分中的 DDF (SOT23-8) 封装	5
• 更新了热性能信息部分中的 VSSOP 封装热性能信息	7

Changes from Revision H (December 2019) to Revision I (June 2020)	Page
• 在应用部分中添加了应用链接	1
• 删除了器件信息表中 TSSOP (8) 封装的预发布标签	1
• 向器件信息表添加了 VSSOP-8 封装信息	1
• 向器件比较表部分中添加了有关 VSSOP-8 封装的信息	4
• 删除了器件信息表部分中 TSSOP-8 封装的预发布标签	4
• 删除了引脚配置和功能部分中 TSSOP 封装的预发布标签	5
• 向引脚配置和功能部分中添加了 VSSOP 封装信息	5
• 向热性能信息表中添加了 VSSOP 封装	7
• 将器件和文档支持部分中的章节标题社区资源更改为支持资源	25

Changes from Revision G (February 2019) to Revision H (December 2019) Page

- 向器件信息表添加了 SOT23-8 封装信息..... **1**
- 向 *器件比较表* 中添加了有关 SOT23-8 封装的信息..... **4**
- 为 LM2904B-Q1 器件添加了 *典型特性* 部分..... **11**
- 向 *参数测量信息* 部分中添加了 THD+N 和小信号阶跃响应的测试电路 ($G = -1$)..... **18**
- 将具体电压更改为 *建议运行条件* 引用..... **19**
- 更改了 *详细说明* 部分中 LM2904B-Q1 的功能方框图..... **19**


Changes from Revision F (April 2008) to Revision G (February 2019) Page

- 添加了 *应用* 部分、*ESD* 等级表、*特性说明* 部分、*器件功能模式*、*应用和实施* 部分、*电源相关建议* 部分、*布局* 部分、*器件和文档支持* 部分以及 *机械、封装和可订购信息* 部分..... **1**
- 向数据表添加了新器件..... **1**
- 添加了语句“通过 AEC-Q100 认证” **1**

5 器件比较表

器件型号	电源电压	环境温度范围	V _{OS} (25°C 时的最大值)	I _Q /CH (25°C 时的典型值)	集成式 EMI 滤波器	封装
LM2904B-Q1	3V 至 36V	-40°C 至 125°C	3mV	300μA	是	D、DGK、PW
LM2904BA-Q1	3V 至 36V	-40°C 至 125°C	2 mV	300μA	是	D、DGK、PW
LM2904-Q1	3 V 至 26 V	-40°C 至 125°C	7mV	350μA	否	D、PW
LM2904V-Q1	3 V 至 32 V	-40°C 至 125°C	7mV	350μA	否	D、PW
LM2904AV-Q1	3 V 至 32 V	-40°C 至 125°C	2 mV	350μA	否	D、PW

6 引脚配置和功能



**图 6-1. D、DGK 和 PW 封装
 8 引脚 SOIC、VSSOP 和 TSSOP
 顶视图**

表 6-1. 引脚功能

引脚 ⁽¹⁾		I/O	说明
名称	编号		
IN1 -	2	I	负输入
IN1+	3	I	正输入
IN2 -	6	I	负输入
IN2+	5	I	正输入
OUT1	1	O	输出
OUT2	7	O	输出
V -	4	—	负 (最低) 电源或接地 (对于单电源供电)
V+	8	—	正 (最高) 电源

(1) 有关器件列表及器件采用的具体封装，请参阅节 5。

7 规格

7.1 绝对最大额定值

在工作环境温度范围内 (除非另外注明) (1)

		最小值	最大值	单位	
电源电压, $V_S = ([V+] - [V-])$	LM2904B-Q1、LM2904BA-Q1		40	V	
	LM2904V-Q1、LM2904AV-Q1		32		
	LM2904-Q1		26		
差分输入电压, V_{ID} (2)	LM2904B-Q1、LM2904BA-Q1、 LM2904V-Q1、LM2904AV-Q1	-32	32	V	
	LM2904-Q1	-26	26		
输入电压, V_I	任一输入	LM2904B-Q1、LM2904BA-Q1	-0.3	40	V
		LM2904V-Q1、LM2904AV-Q1	-0.3	32	
		LM2904-Q1	-0.3	26	
输出对 V- 短路 (一个放大器) 的持续时间 (在或低于 $T_A = 25^\circ\text{C}$ 、 $V_S \leq 15\text{V}$ 的条件下) (3)		无限		s	
工作环境温度, T_A		-40	125	$^\circ\text{C}$	
运行虚拟结温, T_J			150	$^\circ\text{C}$	
贮存温度, T_{stg}		-65	150	$^\circ\text{C}$	

(1) 超出绝对最大额定值下列出的值的应力可能会对器件造成永久损坏。这些仅为应力额定值, 并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于最大绝对额定情况下会影响设备的可靠性。

(2) 差分电压是相对于 IN- 的 IN+ 上的值。

(3) 从输出到电源引脚的短路会导致过热, 并且最终会发生损坏。

7.2 ESD 等级

		值	单位
LM2904B-Q1 和 LM2904BA-Q1			
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准(1)	± 2000	V
	充电器件模型 (CDM), 符合 AEC Q100-011	± 1500	
LM2904-Q1、LM2904AV-Q1 和 LM2904V-Q1			
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准(1)	± 1000	V
	充电器件模型 (CDM), 符合 AEC Q100-011	± 500	

(1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

7.3 建议运行条件

在工作环境温度范围内测得（除非另外注明）

		最小值	最大值	单位	
V _S	电源电压, V _S = (V ⁺) - (V ⁻)	LM2904B-Q1、LM2904BA-Q1	3	36	V
		LM2904AV-Q1、LM2904V-Q1	3	30	
		LM2904-Q1	3	26	
V _{CM}	共模电压	V ⁻	(V ⁺) - 2	V	
T _A	工作环境温度	-40	125	°C	

7.4 热性能信息

热指标 ⁽¹⁾	LM2904-Q1、LM2904AV-Q1、LM2904B-Q1、LM2904BA-Q1、LM2904V-Q1 ⁽²⁾			单位	
	D (SOIC)	DGK (VSSOP)	PW (TSSOP)		
	8 引脚	8 引脚	8 引脚		
R _{θJA}	结至环境热阻	124.7	186.1	171.7	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	66.9	77.1	68.8	°C/W
R _{θJB}	结至电路板热阻	67.9	107.7	99.2	°C/W
ψ _{JT}	结至顶部特征参数	19.2	17.2	11.5	°C/W
ψ _{JB}	结至电路板特征参数	67.2	106.1	97.9	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#)。

(2) 有关器件列表及器件采用的具体封装, 请参阅节 5。

7.5 电气特性：LM2904B-Q1 和 LM2904BA-Q1

在 $V_S = (V+) - (V-) = 5V - 36V (\pm 2.5V - \pm 18V)$ 、 $T_A = 25^\circ C$ 、 $V_{CM} = V_{OUT} = V_S/2$ 、 $R_L = 10k$ (连接至 $V_S/2$) 条件下测得 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V_{OS}	输入失调电压	LM2904B-Q1		± 0.3	± 3.0		mV
			$T_A = -40^\circ C$ 至 $+125^\circ C$		± 4		
		LM2904BA-Q1			± 2.0		mV
			$T_A = -40^\circ C$ 至 $+125^\circ C$		± 3.0		
dV_{OS}/dT	输入失调电压漂移		$T_A = -40^\circ C$ 至 $+125^\circ C^{(1)}$	± 3.5	12		$\mu V/^\circ C$
PSRR	电源抑制比			± 2	15		$\mu V/V$
	通道分离, 直流	$f = 1\text{ kHz}$ 至 20 kHz		± 1			$\mu V/V$
输入电压范围							
V_{CM}	共模电压范围	$V_S = 3\text{ V}$ 至 36 V		$(V-)$	$(V+) - 1.5$		V
		$V_S = 5\text{ V}$ 至 36 V	$T_A = -40^\circ C$ 至 $+125^\circ C$	$(V-)$	$(V+) - 2$		
CMRR	共模抑制比	$(V-) \leq V_{CM} \leq (V+) - 1.5V$	$V_S = 3\text{ V}$ 至 36 V		20	100	$\mu V/V$
		$(V-) \leq V_{CM} \leq (V+) - 2.0V$	$V_S = 5\text{ V}$ 至 36 V	$T_A = -40^\circ C$ 至 $+125^\circ C$	25	316	
输入偏置电流							
I_B	输入偏置电流			± 10	± 35		nA
			$T_A = -40^\circ C$ 至 $+125^\circ C^{(1)}$		± 50		
I_{OS}	输入失调电流			0.5	4		nA
			$T_A = -40^\circ C$ 至 $+125^\circ C^{(1)}$		5		
dI_{OS}/dT	输入失调电流漂移		$T_A = -40^\circ C$ 至 $+125^\circ C$	10			$pA/^\circ C$
噪声							
E_n	输入电压噪声	$f = 0.1\text{ Hz}$ 至 10 Hz		3			μV_{PP}
e_n	输入电压噪声密度	$f = 1\text{ kHz}$		40			nV/\sqrt{Hz}
输入阻抗							
Z_{ID}	差分			$10 \parallel 0.1$			$M\Omega \parallel pF$
Z_{IC}	共模			$4 \parallel 1.5$			$G\Omega \parallel pF$
开环增益							
A_{OL}	开环电压增益	$V_S = 15V$; $V_O = 1V$ 至 $11V$; $R_L \geq 10k\Omega$, 连接至 (V-)		70	140		V/mV
			$T_A = -40^\circ C$ 至 $+125^\circ C$	35			
频率响应							
GBW	增益带宽积			1.2			MHz
SR	压摆率	$G = +1$		0.5			$V/\mu s$
θ_m	相位裕度	$G = +1$, $R_L = 10k\Omega$, $C_L = 20pF$		56			$^\circ$
t_{OR}	过载恢复时间	$V_{IN} \times \text{增益} > V_S$		10			μs
t_s	建立时间	精度达到 0.1%, $V_S = 5V$, 2V 阶跃, $G = +1$, $C_L = 100pF$		4			μs
THD+N	总谐波失真 + 噪声	$G = +1$, $f = 1\text{ kHz}$, $V_O = 3.53V_{RMS}$, $V_S = 36V$, $R_L = 100k$, $I_{OUT} \leq \pm 50\mu A$, $BW = 80\text{ kHz}$		0.001%			
输出							
V_O	相对于电源轨的电压输出摆幅	正电源轨 (V+)	$I_{OUT} = 50\mu A$	1.35	1.42		V
			输出电流 = 1 mA	1.4	1.48		
		负电源轨 (V-)	$I_{OUT} = 5mA^{(1)}$	1.5	1.61		mV
			$I_{OUT} = 50\mu A$	100	150		
I_O	输出电流	$V_S = 15V$; $V_O = V-$; $V_{ID} = 1V$	拉电流 ⁽¹⁾	-20	-30		mA
			$T_A = -40^\circ C$ 至 $+125^\circ C$	-10			
		$V_S = 15V$; $V_O = V+$; $V_{ID} = 1V$	灌电流 ⁽¹⁾	10	20		μA
			$T_A = -40^\circ C$ 至 $+125^\circ C$	5			
		$V_{ID} = -1V$; $V_O = (V-) + 200mV$		60	100		
I_{SC}	短路电流	$V_S = 20V$, $(V+) = 10V$, $(V-) = -10V$, $V_O = 0V$		± 40	± 60		mA

7.5 电气特性：LM2904B-Q1 和 LM2904BA-Q1 (continued)

在 $V_S = (V+) - (V-) = 5V - 36V (\pm 2.5V - \pm 18V)$ 、 $T_A = 25^\circ C$ 、 $V_{CM} = V_{OUT} = V_S/2$ 、 $R_L = 10k$ (连接至 $V_S/2$) 条件下测得 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
C_{LOAD}	容性负载驱动				100		pF
R_O	开环输出电阻	$f=1MHz, I_O = 0A$			300		Ω
电源							
I_Q	每个放大器的静态电流	$V_S = 5V, I_O = 0A$	$T_A = -40^\circ C$ 至 $+125^\circ C$		300	460	μA
		$V_S = 36V, I_O = 0A$				800	

(1) 仅由特征确定。

7.6 电气特性：LM2904-Q1、LM2904AV-Q1、LM2904V-Q1

在 $V_S = (V+) - (V-) = 5V$ 、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $V-$) 条件下测得 (除非另外说明)

参数		测试条件 ⁽¹⁾		最小值	典型值	最大值	单位	
失调电压								
V_{OS}	输入失调电压	$V_S = 5V$ 至最大值； $V_{CM} = 0V$ ； $V_O = 1.4V$	LM2904-Q1、 LM2904V-A1	$T_A = -40^\circ C$ 至 $125^\circ C$	± 3	± 7	mV	
			LM2904AV-Q1	$T_A = -40^\circ C$ 至 $125^\circ C$	± 1	± 2		
dV_{OS}/dT	输入失调电压漂移				± 7		$\mu V/^\circ C$	
PSRR	输入失调电压与电源电压间的关系 ($\Delta V_{IO}/\Delta V_S$)	$V_S = 5V$ 至 $30V$		65	100		dB	
V_{O1}/V_{O2}	通道分离	$f = 1kHz$ 至 $20kHz$			120		dB	
输入电压范围								
V_{CM}	共模电压范围	$V_S = 5V$ 至最大值			$(V-)$	$(V+) - 1.5$	V	
			$T_A = -40^\circ C$ 至 $125^\circ C$		$(V-)$	$(V+) - 2$		
CMRR	共模抑制比	$V_S = 5V$ 至最大值； $V_{CM} = 0V$		65	80		dB	
输入偏置电流								
I_B	输入偏置电流	$V_O = (V-) + 1.4V$			-20	-250	nA	
			$T_A = -40^\circ C$ 至 $125^\circ C$			-500		
I_{OS}	输入失调电流	$V_O = (V-) + 1.4V$	LM2904-Q1	$T_A = -40^\circ C$ 至 $125^\circ C$	2	50	nA	
			LM2904AV-Q1、 LM2904V-Q1	$T_A = -40^\circ C$ 至 $125^\circ C$	2	50		
dI_{OS}/dT	输入失调电流漂移				10		$pA/^\circ C$	
噪声								
e_n	输入电压噪声密度	$f = 1kHz$			40		nV/\sqrt{Hz}	
开环增益								
A_{OL}	开环电压增益	$V_S = 15V$ ； $V_O = (V-) + 1V$ 至 $(V-) + 11V$ ； $R_L \geq 2k\Omega$ ， 连接至 $(V-)$			25	100	V/mV	
			$T_A = -40^\circ C$ 至 $125^\circ C$		15			
频率响应								
GBW	增益带宽积				0.7		MHz	
SR	压摆率	$G = +1$			0.3		$V/\mu s$	
输出								
V_O	自电源轨的电压输出摆幅	正电源轨	$R_L \geq 10k\Omega$		$V_S - 1.5$		V	
			LM2904-Q1	$V_S =$ 最大值； $R_L = 2k\Omega$	$T_A = -40^\circ C$ 至 $125^\circ C$	4		
			LM2904AV-Q1、 LM2904V-Q1	$V_S =$ 最大值； $R_L \geq 10k\Omega$		3		2
			LM2904AV-Q1、 LM2904V-Q1	$V_S =$ 最大值； $R_L = 2k\Omega$		6		
		负电源轨	$V_S = 5V$ ； $R_L \leq 10k\Omega$	$T_A = -40^\circ C$ 至 $125^\circ C$		5	20	mV
I_O	输出电流	$V_S = 15V$ ； $V_O = V-$ ； $V_{ID} = 1V$	拉电流	$T_A = -40^\circ C$ 至 $125^\circ C$	-20	-30	mA	
			灌电流	$T_A = -40^\circ C$ 至 $125^\circ C$	-10			
		$V_S = 15V$ ； $V_O = V+$ ； $V_{ID} = -1V$			10	20		
		$V_{ID} = -1V$ ； $V_O = (V-) +$ $200mV$	LM2904-Q1		30		μA	
		LM2904AV-Q1、LM2904V-Q1		12	40			

7.6 电气特性：LM2904-Q1、LM2904AV-Q1、LM2904V-Q1 (continued)

在 $V_S = (V+) - (V-) = 5V$ 、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $V-$) 条件下测得 (除非另有说明)

参数	测试条件 ⁽¹⁾	最小值	典型值	最大值	单位
I_{sc} 短路电流	$V_S = 10V$; $V_O = V_S/2$		± 40	± 60	mA
电源					
I_Q 每个放大器的静态电流	$V_O = V_S/2$; $I_O = 0A$	$T_A = -40^\circ C$ 至 $125^\circ C$	350	600	μA
	$V_S = \text{最大值}$; $V_O = \text{最大值}/2$; $I_O = 0A$		500	1000	

(1) 除非另有说明，否则所有特性均在零共模输入电压下测得。对于 LM2904-Q1，用于测试目的的最大 V_S 为 26V，对于 LM2904AV-Q1/LM2904V-Q1 则为 32V。

7.7 典型特性

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ C$ 、 $V_S = 36V (\pm 18V)$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10k\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。




图 7-1. 失调电压生产分配




图 7-2. 失调电压漂移分配




图 7-3. 失调电压与温度间的关系




图 7-4. 失调电压与共模电压间的关系

7.7 典型特性 (continued)

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ\text{C}$ 、 $V_S = 36\text{V} (\pm 18\text{V})$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。




图 7-5. 开环增益和相位与频率间的关系

D012




图 7-6. 闭环增益与频率间的关系

D017




图 7-7. 输入偏置电流与共模电压间的关系

DC3I




图 7-8. 输入失调电流与共模电压间的关系

DC3I




图 7-9. 输入偏置电流与温度间的关系

DC1B




图 7-10. 输入失调电流与温度间的关系

DC1C

7.7 典型特性 (continued)

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ\text{C}$ 、 $V_S = 36\text{V} (\pm 18\text{V})$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。




图 7-11. 输出电压摆幅与输出电流 (拉电流) 间的关系




图 7-12. 输出电压摆幅与输出电流 (灌电流) 间的关系




图 7-13. CMRR 和 PSRR 与频率间的关系




图 7-14. 共模抑制比与温度间的关系 (dB)




图 7-15. 电源抑制比与温度间的关系 (dB)




图 7-16. 0.1Hz 至 10Hz 噪声

7.7 典型特性 (continued)

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ\text{C}$ 、 $V_S = 36\text{V} (\pm 18\text{V})$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。






图 7-17. 输入电压噪声频谱密度与频率间的关系




$G = 1$, $f = 1\text{kHz}$, $BW = 80\text{kHz}$,
 $V_{OUT} = 10V_{PP}$, R_L 连接至 V^-

图 7-18. THD+N 比与频率间的关系, $G = 1$



$G = -1$, $f = 1\text{kHz}$, $BW = 80\text{kHz}$,
 $V_{OUT} = 10V_{PP}$, R_L 连接至 V^-
请参阅图 8-3

图 7-19. THD+N 比与频率间的关系, $G = -1$









$G = 1$, $f = 1\text{kHz}$, $BW = 80\text{kHz}$,
 R_L 连接至 V^-

图 7-20. THD+N 与输出振幅间的关系, $G = 1$

7.7 典型特性 (continued)

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ\text{C}$ 、 $V_S = 36\text{V} (\pm 18\text{V})$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。



7.7 典型特性 (continued)

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ\text{C}$ 、 $V_S = 36\text{V} (\pm 18\text{V})$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。




图 7-27. 相位裕度与容性负载间的关系




图 7-28. 过载恢复




图 7-29. 小信号阶跃响应, $G = 1$




图 7-30. 小信号阶跃响应, $G = -1$




图 7-31. 大信号阶跃响应 (上升)





图 7-32. 大信号阶跃响应 (下降)

7.7 典型特性 (continued)

典型特性部分适用于 LM2904B-Q1 和 LM2904BA-Q1。典型特性数据部分基于 $T_A = 25^\circ\text{C}$ 、 $V_S = 36\text{V} (\pm 18\text{V})$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S/2$) 条件得出 (除非另有说明)。



$G = 1$, $R_L = \text{开路}$

图 7-33. 大信号阶跃响应




图 7-34. 压摆率与温度间的关系





图 7-35. 短路电流与温度间的关系



$V_S = 15\text{V}$

图 7-36. 最大输出电压与频率间的关系




图 7-37. 通道隔离与频率间的关系




图 7-38. EMIRR (电磁干扰抑制比) 与频率间的关系

8 参数测量信息




图 8-1. 单位增益放大器




图 8-2. 噪声测试电路




图 8-3. THD+N 和小信号阶跃响应的测试电路 ($G = -1$)


9 详细说明

9.1 概述

LM2904-Q1、LM2904B-Q1 和 LM2904BA-Q1 器件包含两个独立的高增益频率补偿运算放大器，专为在宽电压范围内使用单电源运行而设计。如果两个电源之间的电压差处于节 7.3 中规定的电源电压范围内且 V_S 比输入共模电压至少高 1.5V，那么也可以由双电源供电。低电源电流漏极与电源电压的幅度无关。

应用领域包括传感器放大器、直流放大块和所有传统运算放大器电路，现在这些均可在单电源电压系统中轻松实现。例如，这些器件可直接由数字系统使用的标准 5V 电源供电，无需额外的 $\pm 5V$ 电源即可轻松提供所需的接口电子元件。

9.2 功能方框图



9.3 特性说明

9.3.1 单位增益带宽

单位增益带宽具有单位增益的放大器可以工作而不会导致信号严重失真的最大频率。这些器件具有 1.2MHz 的单位增益带宽 (LM2904B-Q1 和 LM2904BA-Q1) 。

9.3.2 压摆率

压摆率是指运算放大器在输入发生变化时可以改变输出的速率。这些器件具有 0.5V/ μ s 的压摆率 (LM2904B-Q1 和 LM2904BA-Q1) 。

9.3.3 输入共模范围

有效的共模范围是从器件接地端到 $V_S - 1.5V$ (在整个温度范围内为 $V_S - 2V$) 。输入可能会超过 V_S 直至最大 V_S 而不会损坏器件。至少一个输入必须在有效的输入共模范围内, 才能使输出具有正确的相位。如果两个输入都超出有效范围, 则输出相位未定义。如果任一输入电压低于 V_- 超过 0.3V, 则输入电流应限制为 1mA, 并且输出相位未定义。

9.4 器件功能模式

LM2904-Q1、LM2904B-Q1 和 LM2904BA-Q1 器件会在连接电源时通电。该器件可根据应用情况作为单电源运算放大器或双电源放大器使用。

10 应用和实现

备注

以下应用部分中的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

10.1 应用信息

LM2904-Q1、LM2904B-Q1、LM2904BA-Q1 运算放大器适用于各种信号调节应用。可以在 V_S 之前为输入供电，从而实现多电源电路的灵活性。有关该系列器件的完整应用设计指南，请参阅应用报告 [LM324/LM358 器件应用设计指南](#)。

10.2 典型应用

运算放大器的典型应用是反相放大器。该放大器在输入端接受正电压，然后使电压变为同样幅度的负电压。它还会以相同的方式使负输入电压变为正电压。




图 10-1. 应用原理图

10.2.1 设计要求

所选电源电压必须大于输入电压范围和输出电压范围。例如，此应用将 $\pm 0.5V$ 的信号扩展到了 $\pm 1.8V$ 。将电源设置在 $\pm 12V$ 就足以满足此应用的要求。

10.2.2 详细设计流程

使用 [方程式 1](#) 和 [方程式 2](#) 来确定反相放大器需要的增益：

$$A_V = \frac{V_{OUT}}{V_{IN}} \quad (1)$$

$$A_V = \frac{1.8}{-0.5} = -3.6 \quad (2)$$

确定所需增益后，选择 R_I 或 R_F 的阻值。放大器电路使用毫安级电流，因此通常要选择千欧姆级阻值。这样可以确保该器件不会消耗过多电流。此示例使用的 R_I 为 $10k\Omega$ ，这意味着对 R_F 使用 $36k\Omega$ 。这是由 [方程式 3](#) 算出的。

$$A_V = -\frac{R_F}{R_I} \quad (3)$$

10.2.3 应用曲线




图 10-2. 反相放大器的输入和输出电压

11 电源相关建议

CAUTION

大于所推荐额定工作范围的电源电压可能会使器件永久损坏 (请参阅节 7.1) 。

将 0.1 μ F 旁路电容器置于电源引脚附近，以减少从高噪声电源或高阻抗电源中耦合进来的误差。有关旁路电容器放置的更多详细信息，请参阅节 12。

12 布局

12.1 布局指南

为了实现器件的最佳工作性能，应使用良好的 PCB 布局实践，包括：

- 噪声可通过全部电路电源引脚以及运算放大器自身传入模拟电路。旁路电容用于通过为局部模拟电路提供低阻抗电源，以降低耦合噪声。
 - 在每个电源引脚和接地端之间接入低等效串联电阻 (ESR) $0.1\mu\text{F}$ 陶瓷旁路电容，并尽量靠近器件放置。从 $V+$ 到接地端之间的单个旁路电容适用于单电源应用。
- 将电路中的模拟部分和数字部分单独接地是最简单最有效的噪声抑制方法之一。通常将多层 PCB 中的一层或多层专门作为接地层。接地层有助于散热和降低 EMI 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。
- 为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些迹线不能保持分离状态，最好让敏感走线与有噪声的走线垂直相交，而不是平行相交。
- 外部组件的位置应尽量靠近器件。使 R_F 和 R_G 接近反相输入可最大限度地减小寄生电容 (如节 12.2 所示)。
- 尽可能缩短输入走线。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的漏电流。

12.2 布局示例




图 12-1. 同相配置的运算放大器电路板布局




图 12-2. 同相配置的运算放大器原理图

13 器件和文档支持

13.1 文档支持

13.1.1 相关文档

相关文档如下：

德州仪器 (TI), [LM324/LM358 器件应用设计指南应用报告](#)

13.2 相关链接

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件，以及立即购买的快速链接。

表 13-1. 相关链接

器件	产品文件夹	立即订购	技术文档	工具和软件	支持和社区
LM2904-Q1	点击此处	点击此处	点击此处	点击此处	点击此处
LM2904B-Q1	点击此处	点击此处	点击此处	点击此处	点击此处
LM2904BA-Q1	点击此处	点击此处	点击此处	点击此处	点击此处

13.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

13.4 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

13.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

13.6 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

13.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

14 机械、封装和可订购信息

以下页中包括机械、封装和可订购信息。这些信息是针对指定器件可提供的最新数据。数据如有变更，恕不另行通知或修订此文档。如需获取此数据表的浏览器版本，请查看左侧的导航面板。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LM2904AVQDRG4Q1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904AVQ	Samples
LM2904AVQDRQ1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904AVQ	Samples
LM2904AVQPWRG4Q1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904AVQ	Samples
LM2904AVQPWRQ1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904AVQ	Samples
LM2904BAQDGKRQ1	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2EMB	Samples
LM2904BAQDRQ1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904BA	Samples
LM2904BAQPWRQ1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	294BAQ	Samples
LM2904BQDGKRQ1	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	27ZB	Samples
LM2904BQDRQ1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904BQ	Samples
LM2904BQPWRQ1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904BQ	Samples
LM2904BTQDGKRQ1	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	4BTQ	Samples
LM2904BTQDRQ1	ACTIVE	SOIC	D	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904TQ	Samples
LM2904BTQPWRQ1	ACTIVE	TSSOP	PW	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904BT	Samples
LM2904QDRG4Q1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904Q1	Samples
LM2904QDRQ1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904Q1	Samples
LM2904QPWRG4Q1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904Q1	Samples
LM2904QPWRQ1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904Q1	Samples
LM2904VQDRG4Q1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904VQ	Samples
LM2904VQDRQ1	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904VQ1	Samples
LM2904VQPWRG4Q1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904VQ	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LM2904VQPWRQ1	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2904VQ	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LM2904-Q1, LM2904B-Q1, LM2904BA-Q1 :

- Catalog : [LM2904](#), [LM2904B](#), [LM2904BA](#)

- Enhanced Product : [LM2904-EP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM2904AVQDRG4Q1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904AVQDRG4Q1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
LM2904AVQDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
LM2904AVQDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904AVQPWRG4Q1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904AVQPWRG4Q1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904AVQPWRQ1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904BAQDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
LM2904BAQDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904BAQPWRQ1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904BQDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
LM2904BQDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904BQPWRQ1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904BTQDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
LM2904BTQDRQ1	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904BTQPWRQ1	TSSOP	PW	8	3000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM2904QDRG4Q1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904QDRG4Q1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
LM2904QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904QDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
LM2904QPWRG4Q1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904QPWRG4Q1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904QPWRQ1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904VQDRG4Q1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
LM2904VQDRG4Q1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904VQDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
LM2904VQDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
LM2904VQPWRG4Q1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904VQPWRG4Q1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904VQPWRQ1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
LM2904VQPWRQ1	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM2904AVQDRG4Q1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904AVQDRG4Q1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904AVQDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
LM2904AVQDRQ1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904AVQPWRG4Q1	TSSOP	PW	8	2000	367.0	367.0	35.0
LM2904AVQPWRG4Q1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904AVQPWRQ1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904BAQDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0
LM2904BAQDRQ1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904BAQPWRQ1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904BQDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0
LM2904BQDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
LM2904BQPWRQ1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904BTQDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0
LM2904BTQDRQ1	SOIC	D	8	3000	340.5	338.1	20.6
LM2904BTQPWRQ1	TSSOP	PW	8	3000	356.0	356.0	35.0
LM2904QDRG4Q1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904QDRG4Q1	SOIC	D	8	2500	340.5	338.1	20.6

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM2904QDRQ1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904QDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
LM2904QPWRG4Q1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904QPWRG4Q1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904QPWRQ1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904VQDRG4Q1	SOIC	D	8	2500	353.0	353.0	32.0
LM2904VQDRG4Q1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904VQDRQ1	SOIC	D	8	2500	340.5	338.1	20.6
LM2904VQDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
LM2904VQPWRG4Q1	TSSOP	PW	8	2000	367.0	367.0	35.0
LM2904VQPWRG4Q1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904VQPWRQ1	TSSOP	PW	8	2000	356.0	356.0	35.0
LM2904VQPWRQ1	TSSOP	PW	8	2000	356.0	356.0	35.0

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0008A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司