


OPA814 600MHz、高精度、单位增益稳定、FET 输入运算放大器

1 特性

- 高带宽：
 - 增益带宽积：250MHz
 - 带宽 ($G = 1V/V$)：600MHz
 - 大信号带宽 ($2V_{PP}$)：200MHz
 - 压摆率：750 V/ μ s
- 高精度：
 - 输入失调电压：250 μ V (最大值)
 - 输入失调电压温漂：3.5 μ V/ $^{\circ}$ C (最大值)
- 输入电压噪声：5.3nV/ $\sqrt{\text{Hz}}$
- 输入偏置电流：2pA
- 低失真 ($R_L = 100\ \Omega$, $V_O = 2V_{PP}$)：
 - 10MHz 时的 HD2、HD3：-75dBc、-85dBc
- 电源电压范围：6V 至 12.6V
- 电源电流：16mA
- 性能提升至 [OPA656](#)

2 应用

- 高速数据采集 (DAQ)
- 有源探头
- 示波器
- 光学通信模块
- 测试和测量前端
- 医学和化学分析器
- 光学时域反射法 (OTDR)



3 说明

OPA814 是一款单位增益稳定的电压反馈运算放大器，适用于高速、高精度和宽动态范围的应用。

OPA814 具有一个低噪声结型栅场效应管 (JFET) 输入级，该输入级具有 250MHz 的宽增益带宽和 6V 至 12.6V 的电源电压范围。当在高速数字转换器、有源探头及其他测试和测量应用中用作高阻抗缓冲器时，750V/ μ s 的快速压摆率可实现大信号宽带宽和低失真。


OPA814 提供 $\pm 250\ \mu$ V 的超低输入失调电压和 $\pm 3.5\ \mu$ V/ $^{\circ}$ C 的失调电压温漂。皮安级输入偏置电流和低输入电压噪声 (5.3nV/ $\sqrt{\text{Hz}}$) 相结合，使得 OPA814 十分适合在光学测试和通信设备以及医疗和科学仪器中用作宽带跨阻放大器。

OPA814 采用 8 引脚 SOIC 封装。此器件可在 -40°C 至 $+85^{\circ}\text{C}$ 的工业温度范围内正常运行。

封装信息

器件型号 ⁽¹⁾	封装 ⁽²⁾	封装尺寸 ⁽³⁾
OPA814	D (SOIC, 8)	4.9mm \times 6mm
	DBV (SOT-23, 5)	2.9mm \times 2.8mm

- 请参阅 [器件比较表](#)。
- 有关详细信息，请参阅 [节 11](#)。
- 封装尺寸 (长 \times 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性	1	7.4 器件功能模式.....	16
2 应用	1	8 应用和实现	17
3 说明	1	8.1 应用信息.....	17
4 器件比较表	3	8.2 典型应用.....	19
5 引脚配置和功能	3	8.3 电源相关建议.....	21
6 规格	4	8.4 布局.....	21
6.1 绝对最大额定值.....	4	9 器件和文档支持	23
6.2 ESD 等级.....	4	9.1 器件支持.....	23
6.3 建议运行条件.....	4	9.2 文档支持.....	23
6.4 热性能信息.....	4	9.3 接收文档更新通知.....	23
6.5 电气特性 :	5	9.4 支持资源.....	23
6.6 典型特性.....	8	9.5 商标.....	23
7 详细说明	14	9.6 静电放电警告.....	23
7.1 概述.....	14	9.7 术语表.....	23
7.2 功能方框图.....	14	10 修订历史记录	24
7.3 特性说明.....	15	11 机械、封装和可订购信息	24

4 器件比较表

器件	电源电压 (V)	GBW (MHz)	输入	压摆率 (V/ μ s)	电压噪声 (nV/ $\sqrt{\text{Hz}}$)	最小稳定增益 (V/V)
OPA814	± 6.3	250	FET	750	5.3	1
OPA817	± 6.3	400	FET	1000	4.5	1
OPA818	± 6.5	2700	FET	1400	2.2	7
OPA656	± 5	230	FET	290	7	1
OPA858	± 2.5	5500	CMOS	2000	2.5	7
OPA859	± 2.5	900	CMOS	1150	3.3	1
THS4631	± 15	210	FET	1000	7	1

5 引脚配置和功能




图 5-1. D 封装，8 引脚 SOIC (顶视图)




图 5-2. DBV 封装，5 引脚 SOT-23 (顶视图)

表 5-1. 引脚功能

名称	引脚		类型	说明
	编号			
	D (SOIC)	DBV (SOT-23)		
IN -	2	4	输入	反相输入
IN+	3	3	输入	同相输入
NC	1、5、8	—	—	没有与芯片的内部电路连接。
OUT	6	1	输出	放大器的输出
VS -	4	2	Power	负电源
VS+	7	5	电源	正电源

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_S	总电源电压 ($V_{S+} - V_{S-}$)		13	V
	电源导通和关断时的 dV_S/dT ⁽²⁾		1	V/ μ s
V_I	输入电压	V_{S-}	V_{S+}	V
V_{ID}	差分输入电压	V_{S-}	V_{S+}	V
I_I	连续输入电流 ⁽³⁾		± 10	mA
I_O	连续输出电流 ⁽⁴⁾		± 30	mA
	连续功耗	请参阅热性能信息		
T_J	结温		150	$^{\circ}$ C
T_{stg}	贮存温度	- 65	150	$^{\circ}$ C

- (1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议工作条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 保持低于此规格可确保电源引脚上的边沿触发 ESD 吸收器件保持关闭状态。
- (3) ESD 二极管到电源引脚的连续输入电流限制。
- (4) 用于电迁移限制的长期连续电流。

6.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	± 2000
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	± 1500

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
$V_{S+} - V_{S-}$	总电源电压	6	10	12.6	V
T_A	环境温度	-40	25	85	$^{\circ}$ C

6.4 热性能信息

热指标 ⁽¹⁾		OPA814		单位
		D (SOIC)	DBV (SOT-23)	
		8 引脚	5 引脚	
$R_{\theta JA}$	结至环境热阻	122.9	154	$^{\circ}$ C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	63.1	88.7	$^{\circ}$ C/W
$R_{\theta JB}$	结至电路板热阻	66.3	55.4	$^{\circ}$ C/W
Ψ_{JT}	结至顶部特征参数	16.1	33.7	$^{\circ}$ C/W
Y_{JB}	结至电路板特征参数	65.5	55.1	$^{\circ}$ C/W

6.4 热性能信息 (续)

热指标 ⁽¹⁾		OPA814		单位
		D (SOIC)	DBV (SOT-23)	
		8 引脚	5 引脚	
R _{θ JC(bot)}	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

6.5 电气特性:

在 T_A ≈ 25°C, V_S = ±5V, G = 1V/V, R_F = 0 Ω, R_F = 250 Ω (当 G ≥ 2V/V 时), R_L = 100 Ω, 并且输入和输出以 1/2 V_S 为基准 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
交流性能						
SSBW	小信号带宽	V _{OUT} = 200mV _{PP} , G = 1V/V		600		MHz
		V _{OUT} = 200mV _{PP} , G = 2V/V		250		
		V _{OUT} = 200mV _{PP} , G = 10V/V		25		
	增益带宽积	G ≥ 10V/V		250		MHz
LSBW	大信号带宽	V _{OUT} = 2V _{PP} , G = 1V/V		200		MHz
		V _{OUT} = 2V _{PP} , G = 2V/V		165		
		V _{OUT} = 4V _{PP} , G = 1V/V		110		
	0.1dB 平坦度带宽	V _{OUT} = 2V _{PP}		70		MHz
	G = 1V/V 时达到峰值	V _{OUT} = 200 mV _{PP}		0.6		dB
SR	压摆率	V _{OUT} = 1V 阶跃, G = 2V/V		550		V/μs
		V _{OUT} = 4V 阶跃, G = 1 V/V		750		
t _R , t _F	上升/下降时间	V _{OUT} = 200mV 阶跃, G = 1V/V, 10% 至 90%		0.8		ns
		V _{OUT} = 200mV 阶跃, G = 2V/V, 10% 至 90%		1.3		
	精度达 0.1% 的建立时间	V _{OUT} = 2V 阶跃, G = 1V/V		7		ns
	精度达 0.02% 的建立时间	V _{OUT} = 2V 阶跃, G = 2V/V		16		ns
	过冲	V _{OUT} = 2V 阶跃		6		%
	下冲	V _{OUT} = 2V 阶跃		10		%
	输出过驱恢复时间	V _{IN} = ±2.5V, G = 2V/V		30		ns
HD2	二阶谐波失真	f = 1MHz, V _{OUT} = 2V _{PP} , R _L = 1kΩ		-119		dBc
HD3	三阶谐波失真			-130		
HD2	二阶谐波失真	f = 10MHz, V _{OUT} = 2V _{PP} , R _L = 100Ω		-75		dBc
HD3	三阶谐波失真			-85		
e _N	输入电压噪声	f > 100kHz		5.3		nV/√Hz
	电压噪声 1/f 转角频率			2		kHz
	输入电流噪声	f > 100kHz		11		fA/√Hz
直流性能						
A _{OL}	开环电压增益	V _O = ±0.5 V	75	80		dB
		V _O = ±0.5V, T _A = -40°C 至 +85°C	70			

6.5 电气特性：（续）

在 $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\ \Omega$ ， $R_F = 250\ \Omega$ （当 $G \geq 2\text{V/V}$ 时）， $R_L = 100\ \Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{OS}	以输入为基准的失调电压	SOIC		50	± 250	μV
		SOIC, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 500	
		SOT-23		100	± 350	
		SOT-23, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 600	
	输入失调电压温漂 ⁽¹⁾	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		1	± 3.5	$\mu\text{V}/^\circ\text{C}$
I_B	输入偏置电流			2	± 20	pA
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$				
I_{OS}	输入失调电流			1	± 20	pA
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$				

6.5 电气特性：(续)

在 $T_A \cong 25^\circ\text{C}$, $V_S = \pm 5\text{V}$, $G = 1\text{V/V}$, $R_F = 0\ \Omega$, $R_F = 250\ \Omega$ (当 $G \geq 2\text{V/V}$ 时), $R_L = 100\ \Omega$, 并且输入和输出以 $1/2 V_S$ 为基准 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输入						
CMIR	最大正输入电压	CMRR > 77dB	2.1	2.7		V
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$, CMRR > 77dB	2			
		CMRR > 53dB	2.6	3.1		
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$, CMRR > 53dB	2.4			
	最小负输入电压	CMRR > 77dB		-4.3	-3.9	V
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$, CMRR > 77dB			-3.7	
		CMRR > 53dB		-4.4	-4	
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$, CMRR > 53dB			-3.8	
CMRR	共模抑制比	$V_{CM} = \pm 0.5\text{V}$	84	100		dB
		$V_{CM} = \pm 0.5\text{V}$, $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	83			
	输入阻抗共模		12 2.5			$\text{G}\ \Omega$ pF
	输入阻抗差模		1000 0.2			$\text{G}\ \Omega$ pF
输出						
	电压输出摆幅	空载	± 3.7	± 3.9		V
		SOIC, $R_L = 100\ \Omega$	± 3.4	± 3.7		
		SOT-23, $R_L = 100\ \Omega$	± 3.35	± 3.7		
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$, $R_L = 100\ \Omega$	± 3.3			
	线性输出驱动 (拉电流和灌电流)	$V_{OUT} = \pm 1\text{V}$, $\Delta V_{OS} < 2\text{mV}$	52	70		mA
		$T_A = -40$ 至 $+85^\circ\text{C}$, $V_{OUT} = \pm 1\text{V}$, $\Delta V_{OS} < 3\text{mV}$	45			
	短路电流		90			mA
Z_O	闭环输出阻抗	$f = 100\text{kHz}$, $G = 1\text{V/V}$	0.01			Ω
电源						
I_Q	静态电流		15.3	16	16.7	mA
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	15.2		16.8	
PSRR+	电源抑制比 (正)	SOIC, $V_{S+} = 4.5\text{V}$ 至 5.5V	79	100		dB
		SOIC, $V_{S+} = 4.5\text{V}$ 至 5.5V , $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	76			
		SOT-23, $V_{S+} = 4.5\text{V}$ 至 5.5V	77	100		
		SOT-23, $V_{S+} = 4.5\text{V}$ 至 5.5V , $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	74			
PSRR-	电源抑制比 (负)	SOIC, $V_{S-} = -4.5\text{V}$ 至 -5.5V	79	100		dB
		SOIC, $V_{S-} = -4.5\text{V}$ 至 -5.5V , $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	76			
		SOT-23, $V_{S-} = -4.5\text{V}$ 至 -5.5V	77	100		
		SOT-23, $V_{S-} = -4.5\text{V}$ 至 -5.5V , $T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	74			

(1) 基于 32 个器件的电气特性。最小值和最大值不由最终自动测试设备 (ATE) 或 QA 抽样测试指定。典型规格为 $\pm 1 \Sigma$ 。

6.6 典型特性

测试条件： $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\Omega$ ， $R_F = 250\Omega$ （对于其他增益）， $R_L = 100\Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）




图 6-1. 同相小信号频率响应




图 6-2. 反相小信号频率响应




图 6-3. 同相大信号频率响应




图 6-4. 反相大信号频率响应




图 6-5. 增益平坦度与频率间的关系




图 6-6. 增益范围内的大信号频率响应

6.6 典型特性 (续)

测试条件： $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\ \Omega$ ， $R_F = 250\ \Omega$ （对于其他增益）， $R_L = 100\ \Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）




图 6-7. 电源上的同相小信号频率响应




图 6-8. 频率响应与容性负载间的关系




图 6-9. 推荐的隔离电阻器与容性负载间的关系




图 6-10. 同相大信号脉冲响应




图 6-11. 反相大信号脉冲响应




图 6-12. 谐波失真与负载电阻间的关系

6.6 典型特性 (续)

测试条件： $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\Omega$ ， $R_F = 250\Omega$ （对于其他增益）， $R_L = 100\Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）




图 6-13. 谐波失真与输出电压间的关系




图 6-14. 谐波失真与频率间的关系




图 6-15. 谐波失真与同相增益间的关系




图 6-16. 谐波失真与反相增益间的关系




图 6-17. 谐波失真与电源电压间的关系




图 6-18. 同相输出过驱恢复

6.6 典型特性 (续)

测试条件： $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\Omega$ ， $R_F = 250\Omega$ （对于其他增益）， $R_L = 100\Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）




图 6-19. 反相输出过驱恢复




图 6-20. 电压噪声密度与频率间的关系




图 6-21. 电流噪声密度与频率间的关系




图 6-22. 共模和电源抑制比与频率间的关系




图 6-23. 开环增益幅度和相位与频率间的关系




图 6-24. 开环和闭环输出阻抗与频率间的关系

6.6 典型特性 (续)

测试条件： $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\Omega$ ， $R_F = 250\Omega$ （对于其他增益）， $R_L = 100\Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）




图 6-25. 不同温度下的静态电流






图 6-26. 不同温度下的输出电压与输出电流间的关系




33 个单位， 25°C 时的增量

图 6-27. 输入失调电压与温度间的关系



2400 个单位， $\mu = 37\mu\text{V}$ ， $\sigma = 49\mu\text{V}$

图 6-28. 输入失调电压直方图



38 个单位， $\mu = -0.9\mu\text{V}/^\circ\text{C}$ ， $\sigma = 0.55\mu\text{V}/^\circ\text{C}$

图 6-29. 输入失调电压漂移直方图




图 6-30. 不同温度下的输入失调电压与共模电压间的关系

6.6 典型特性 (续)

测试条件： $T_A \cong 25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ ， $G = 1\text{V/V}$ ， $R_F = 0\Omega$ ， $R_F = 250\Omega$ （对于其他增益）， $R_L = 100\Omega$ ，并且输入和输出以 $1/2 V_S$ 为基准（除非另有说明）




图 6-31. 输入偏置电流与温度间的关系





图 6-32. 输入失调电流与温度间的关系



7 详细说明

7.1 概述

OPA814 是一款具有 $5.3\text{nV}/\sqrt{\text{Hz}}$ 低噪声 JFET 输入级的高电压、单位增益稳定、 250MHz 增益带宽积 (GBWP)、电压反馈运算放大器。该器件具有低失调电压 ($250\ \mu\text{V}$, 最大值)、失调电压漂移 ($3.5\ \mu\text{V}/^\circ\text{C}$, 最大值) 和 600MHz 的单位带宽增益积, 是高输入阻抗、高速数据采集前端的理想选择。高电压功能与 $750\text{V}/\mu\text{s}$ 压摆率相结合, 使需要宽输出摆幅 ($V_S = 12\text{V}$ 时为 9V_{PP}) 的应用能够处理高频信号, 如医疗仪器、光学前端、测试和测量应用中常见的信号。该器件具有皮安级偏置电流的低噪声 JFET 输入, 因此在高增益 TIA 应用以及测试和测量前端中很有吸引力。

OPA814 采用 TI 专有的高电压、高速、互补双极 SiGe 工艺构建。

7.2 功能方框图

OPA814 是一款具有两个高阻抗输入和一个低阻抗输出的传统电压反馈运算放大器。图 7-1 和图 7-2 显示了该器件支持的两个标准放大器配置示例。基准电压 (V_{REF}) 电平会改变每个配置的直流工作点, 在单电源操作中, 直流工作点通常设置为 $1/2 V_S$ 。 V_{REF} 通常在双电源应用中设置为接地。




图 7-1. 同相放大器




图 7-2. 反相放大器

7.3 特性说明

7.3.1 输入和 ESD 保护

OPA814 采用非常高速的互补双极性工艺制造而成。这些非常小的几何器件的内部结击穿电压相对较低。这些细节反映在 [绝对最大额定值](#) 中。如图 7-3 所示，所有器件引脚都由连接到电源的内部 ESD 保护二极管进行保护。

这些二极管还针对高于电源的输入过驱电压提供温和保护。这些保护二极管通常可支持 10mA 的连续电流。在可能有较高电流的情况下（例如，在将 $\pm 12V$ 电源驱动到 OPA814 的系统中），请添加与两个输入端串联的限流串联电阻器以限制电流。应尽可能降低这些电阻器的电阻值，因为高电阻值会降低噪声性能和频率响应。 V_{IN+} 和 V_{IN-} 之间没有背对背 ESD 二极管。因此， V_{IN+} 和 V_{IN-} 之间的差分输入电压完全被输入 JFET 差分对的 V_{GS} 吸收，并且不得超过 [绝对最大额定值](#) 中显示的额定电压。






图 7-3. 内部 ESD 保护

7.3.2 具有宽增益带宽产品的 FET 输入架构

图 7-4 显示了 OPA814 的开环增益和相位响应。在 A_{OL} 幅度图的 20dB/十倍频程恒定斜率区域测量运算放大器的 GBWP。OPA814 的 60dB 开环增益沿该 20dB/十倍频程斜率运行，相应的频率截距为 250kHz。将 60dB 转换为线性单位 (1000V/V)，并将开环增益与 250kHz 频率截距相乘，得出 OPA814 的 GBWP 为 250MHz。从 A_{OL} 波特图可以推断， A_{OL} 响应中的第二个极点发生在 A_{OL} 幅度降至低于 0dB (1V/V) 之后。这种情况会导致在 0dB A_{OL} 时相位变化小于 180° ，表明放大器将在 1V/V 的增益下保持稳定。诸如 OPA814 之类的 JFET 输入、低噪声和单位增益稳定的放大器可用作高输入阻抗缓冲器和增益级，其 SNR 性能下降极小。OPA814 具有 600MHz 的 SSBW，采用 1V/V 增益配置，相位裕度约为 65° 。

OPA814 器件具有低输入失调电压和失调电压漂移，因此是高精度、高输入阻抗、宽带数据采集系统前端的出色放大器。图 8-2 表明，在典型的数据采集前端电路中，系统受益于具有皮安级输入偏置电流的低噪声 JFET 输入级，可在 $1M\Omega$ 输入阻抗设置下获得更高精度，同时在 50Ω 输入阻抗设置下实现较高 SNR。



7.4 器件功能模式

OPA814 具有单一功能模式，可在电源电压大于 6V 时工作。OPA814 的最大电源电压为 12.6V ($\pm 6.3V$)。OPA814 可由单电源和双电源供电。

8 应用和实现

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

8.1.1 宽带、高输入阻抗 DAQ 前端

OPA814 具有高 GBWP、低输入电压噪声和经修整的 JFET 输入级的直流精度的独特组合，可为电压反馈放大器提供高输入阻抗。图 8-2 显示了如何使用 250MHz 的超高 GBWP 和高达 200MHz 的大信号带宽以高增益提供宽信号带宽，或在典型的高速、高输入阻抗数据采集前端应用中扩展可达到的带宽或增益。要实现 OPA814 的全部性能，需要特别注意印刷电路板 (PCB) 布局布线和元件选择，如本数据表的以下各节所述。OPA814 还具有更宽电源电压范围，因此可实现更宽的共模输入范围，以支持更高的输入信号摆动。

图 8-1 显示了用作大多数典型特性基础的 +2V/V 电路的同相增益。大多数曲线使用具有 50 Ω 驱动阻抗的信号源和可提供 50 Ω 负载阻抗的测量设备进行表征。如图 8-1 所示， V_{IN} 端子上的 49.9 Ω 分流电阻器与测试发生器的源阻抗相匹配，而 V_O 端子上的 49.9 Ω 串联电阻为测量设备负载提供匹配电阻。通常，数据表电压摆幅规格在输出引脚（图 8-1 中的 V_O ）处测得；而输出功率规格在匹配的 50 Ω 负载处测得。图 8-1 显示，输出端的总 100 Ω 负载与 500 Ω 总反馈网络负载相结合，为 OPA814 提供了 83.3 Ω 的有效输出负载。




图 8-1. 同相 $G = +2V/V$ 配置和测试电路




图 8-2. 高输入阻抗 DAQ 前端

与电流反馈放大器不同，电压反馈运算放大器使用各种电阻器值来设置增益。如图 8-1 所示， $R_F \parallel R_G$ 的并联电阻必须始终保持较低的值，以保持同相电压放大器的受控频率响应。在同相配置中， $R_F \parallel R_G$ 的并联电阻形成一个极点，其中寄生输入电容位于 OPA814 的反相节点（包括布局寄生电容）。为了获得出色性能，该极点的频率必须大于 OPA814 的闭环带宽。

8.1.2 宽带、跨阻设计，使用 OPA814

OPA814 设计针对具有高 GBWP、低输入电压、低电流噪声和低输入电容的宽带、低噪声跨阻应用进行了优化。高电压功能可实现更高的电源电压灵活性以及更宽的输出电压摆幅。图 8-3 显示了典型光电二极管放大器电路的示例电路。图 8-3 显示，在 TIA 应用中，光电二极管通常会反向偏置，以便电路中的光电二极管电流流入运算放大器反馈路径。电流的这种极性会导致输出电压随着光电二极管电流的增加而从 V_{REF} 降低。在此类配置中，根据应用需求， V_{REF} 可以偏置到更接近 V_{S+} 的位置，以实现所需的输出摆幅。使用 V_{REF} 偏置时，应考虑共模输入范围，以便共模输入电压保持在 OPA814 的有效范围内。

决定电路闭环带宽 f_{-3dB} 的关键设计元素如下：

1. 运算放大器 GBWP
2. 跨阻增益 R_F
3. 总输入电容 C_{TOT} ，包括光电二极管电容、放大器的输入电容（共模和差分电容）以及 PCB 寄生电容




图 8-3. 宽带、低噪声、跨阻放大器

方程式 1 显示了巴特沃斯响应的三个关键设计元素之间的关系。

$$f_{-3dB} = \sqrt{\frac{GBWP}{2 \times \pi \times R_F \times C_{TOT}}} \quad (1)$$

反馈电阻 (R_F) 和总输入电容 (C_{TOT}) 在噪声增益中产生零点，如果不进行补偿，则会导致不稳定。为了抵消零点的影响，通过添加反馈电容器 (C_F)，在噪声增益中插入一个极点。[高速放大器跨阻注意事项应用报告](#) 讨论了理论和公式，展示了如何针对特定增益和输入电容补偿跨阻放大器。Microsoft Excel™ 计算器提供了应用报告中的带宽和补偿公式。[跨阻放大器须知 - 第 1 部分](#) 中提供了指向该计算器的链接。[更大限度扩展模拟 TIA 前端的动态范围应用手册](#) 中提供了有关更大限度扩展 TIA 前端动态范围的详细信息。

8.2 典型应用

8.2.1 高输入阻抗 180MHz 数字转换器前端放大器

OPA814 器件具有宽、大信号带宽和高压摆率以及高输入阻抗，因此是数据采集系统的理想选择。OPA814 器件具有修整的直流精度，因此可直接用作需要低失调电压和失调电压漂移的前端放大器。




图 8-4. 高输入阻抗 180MHz 数字转换器前端放大器

8.2.1.1 设计要求

表 8-1 列出了高输入阻抗 180MHz 数字转换器前端放大器的设计要求。

表 8-1. 设计要求

参数		值
输入阻抗		1M Ω 或 50 Ω
输入范围	1M Ω 设置	20 V _{PP}
	50 Ω 设置	2 V _{PP}
温漂		3.5 μ V/ $^{\circ}$ C, 最大值
最高分辨率下的噪声 (50 Ω 输入)		90 μ V _{RMS}

8.2.1.2 详细设计过程

以下列出了此设计示例的注意事项：

- 输入阻抗：**OPA814 的 JFET 输入级提供千兆欧的输入阻抗，因此可使前端与 1M Ω 电阻器端接，同时实现出色的精度。还可以接入一个 50 Ω 电阻，为高频信号提供匹配的端接。因此，OPA814 使设计人员能够在同一信号链中同时使用 1M Ω 和 50 Ω 端接。
- 噪声：**前端放大器的总噪声是 OPA814 的电压和电流噪声、输入端接噪声和电阻器热噪声的函数。但是，在 50 Ω 模式下，由于整个带宽内存在电压噪声，主要噪声源是 OPA814 的电压噪声。因此，前端放大器的总 RMS 噪声约等于 OPA814 在 180MHz 带宽内的电压噪声。



OPA814 的指定输入基准电压噪声为 5.3nV/ \sqrt Hz；另请参阅节 6.5。输入端在 180MHz 带宽内的总积分 RMS 噪声由以下公式得出：

$$E_{\text{NRMS}} = 5.3 \text{ nV}/\sqrt{\text{Hz}} \times \sqrt{(180 \text{ MHz} \times 1.57)} = 90 \mu\text{V}_{\text{RMS}} \quad (2)$$

应用 1.57 的砖墙校正因数（假设在使用 ADC 对信号进行数字化处理之前，使用单极 RC 滤波器将带宽限制为 180MHz）。有关详细计算，请参阅 TI 精密实验室 - 运算放大器噪声：频谱密度。

- **优化过冲**：OPA814 具有内部压摆增强电路，可在需要高压摆率的应用中（例如配置为跨阻放大器时）加快上升速度。对于必须限制过冲的应用，通过引入串联电阻 (R_S) 来限制输入压摆率；另请参阅图 8-4。电阻 R_S 在 OPA814 的同相引脚上形成一个输入电容约为 2.5pF 的低通滤波器，从而限制了放大器的输入压摆率。图 8-5 显示了限制放大器的输入压摆率如何实现良好的过冲性能。图 8-6 显示了此配置如何实现 180MHz 的小信号和大信号带宽。

8.2.1.3 应用曲线



8.3 电源相关建议

OPA814 可在 6V 至 12.6V 的电源电压范围内运行。OPA814 支持单电源、双电源、平衡电源和不平衡双极电源。在电源电压低于 8V 的情况下运行时，应考虑放大器的输入共模范围。在这些电源条件下，共模必须适当偏置以实现线性运行。因此，较低电源电压运行限制是 JFET 输入级的可用输入电压范围。

8.4 布局

8.4.1 布局指南

为了使用 OPA814 等高频放大器实现出色性能，需要特别注意电路板布局布线寄生效应和外部组件类型。优化性能的建议如下：

1. **尽可能减小所有信号 I/O 引脚的连接任何交流接地端的寄生电容。**输出和反相输入引脚上的寄生电容可能会导致不稳定。在同相输入端，寄生电容会与源阻抗发生反应，造成意外的频带限制。接地和电源金属平面充当电容器的一个极板，而信号布线金属充当另一个极板（由 PCB 电介质隔开）。为了减少这种不必要的电容，应尽量减少反馈网络的布线。建议在所有接地和电源平面上的反相输入引脚周围和下方设置一个平面切口。否则，请确保电路板其他位置处的接地和电源平面完好无损。
2. **应尽可能减小从电源引脚到高频解耦电容器之间的距离（小于 0.25 英寸）。**使用高质量的 100pF 至 0.1 μ F、COG 型和 NPO 型去耦电容器。这些电容器的额定电压必须至少比放大器最大电源电压大三倍，以便在放大器增益带宽规格范围内为放大器电源引脚提供低阻抗路径。在器件引脚上，不要让接地平面和电源平面布局靠近信号 I/O 引脚。避免电源走线和接地走线过于狭窄，以便最大限度减小引脚和去耦电容器之间的电感。必须在电源引脚上使用较大的（2.2 μ F 至 6.8 μ F）去耦电容器（在较低频率下有效）。可将这些较大电容器远离器件放置，并可在 PCB 同一区域内的多个器件之间共享这些电容器。
3. **谨慎选择和放置外部器件有助于确保 OPA814 的高频性能。**使用低电抗电阻器。小型表面贴装式电阻器非常适合，并可实现更紧密的总体布局。由于输出引脚和反相输入引脚对寄生电容极为敏感，因此务必分别将反馈电阻器和串联输出电阻器（如有）尽可能靠近反相输入和输出引脚放置。

将其他网络组件（如同相输入终端电阻器）放置在封装附近。即使同相输入端的寄生电容很低，较高的外部电阻值也会产生明显的时间常数，从而降低性能。当 OPA814 配置为传统的电压放大器时，应尽可能降低电阻值，并满足负载驱动注意事项的要求。减小电阻值可使电阻器噪声项保持较低水平，并更大限度地减小寄生电容的影响。但是，较低的电阻值会增加动态功耗，因为 R_F 和 R_G 是放大器输出负载网络的一部分。

8.4.1.1 散热注意事项

OPA814 在大多数应用中不需要散热器或气流。允许的最高结温决定了允许的最大内部功率损耗，如下一段所述。不要让最高结温超过 150°C。

工作结温 (T_J) 由 $T_A + P_D \times R_{\theta JA}$ 算出。总内部功率损耗 (P_D) 是静态功耗 (P_{DQ}) 和输出级中用于提供负载功率的额外功耗 (P_{DL}) 的总和。静态功耗是指定的空载电源电流乘以整个器件的总电源电压。 P_{DL} 取决于所需的输出信号和负载，但对于接地的阻性负载，当输出固定在等于任一电源电压 1/2 (对于平衡双极电源) 的电压时， P_{DL} 将处于最大值。在此条件下， $P_{DL} = V_S^2 / (4 \times R_L)$ ，其中的 R_L 包括反馈网络负载。

请注意，这是输出级中的功耗，而不是决定了内部功率耗散的负载中的功耗。

作为最坏情况下的示例，使用图 8-1 所示在 +85°C 最高额定环境温度下运行并驱动接地 100 Ω 负载的电路中的 OPA814 计算最大 T_J 。

$$P_D = 10V \times 16mA + 5^2 / (4 \times (100 \Omega \parallel 500 \Omega)) \cong 235mW \quad (3)$$

$$\text{最大 } T_J = +85^\circ\text{C} + (0.235W \times 122.9^\circ\text{C/W}) = 113.9^\circ\text{C}. \quad (4)$$

所有实际应用都在较低的内部功耗和结温下运行。

8.4.2 布局示例





图 8-7. 布局建议

9 器件和文档支持

9.1 器件支持

9.1.1 开发支持

- 德州仪器 (TI), [宽带宽光学前端参考设计](#)

9.2 文档支持

9.2.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI), [高速放大器跨阻注意事项应用报告](#)
- 德州仪器 (TI), [光学前端系统参考设计](#)
- 德州仪器 (TI), [更大限度扩展模拟 TIA 前端的动态范围技术简介](#)
- 德州仪器 (TI), [跨阻放大器须知 - 第 1 部分](#)
- 德州仪器 (TI), [跨阻放大器须知 - 第 2 部分](#)
- 德州仪器 (TI), [培训视频：如何设计跨阻放大器电路](#)
- 德州仪器 (TI), [培训视频：高速跨阻放大器设计流程](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.5 商标

Excel™ is a trademark of Microsoft Corporation.

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (April 2023) to Revision A (November 2023)	Page
• 将文档状态从“混合状态”更改为“量产数据”	1
• 将 DBV 封装状态从“预发布”更改为“正在供货”	1
• 更新了英文版封装信息表以显示 package size (封装尺寸) 而不是 body size (封装尺寸)	1
• 向电气特性表中添加了 SOT-23 封装的失调电压、输出摆幅和 PSRR 规格	5

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA814DBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 85	OP814	Samples
OPA814DR	ACTIVE	SOIC	D	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	OPA814	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA814DR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA814DR	SOIC	D	8	3000	356.0	356.0	35.0



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




DBV0005A

PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司