JAJSL75B February   2021  – October 2022 ADC3561 , ADC3562 , ADC3563

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - 消費電力
    6. 6.6  電気的特性 - DC 仕様
    7. 6.7  電気的特性 - AC 仕様
    8. 6.8  タイミング要件
    9. 6.9  Typical Characteristics - ADC3561
    10. 6.10 Typical Characteristics - ADC3562
    11. 6.11 Typical Characteristics - ADC3563
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Analog Input
        1. 8.3.1.1 Analog Input Bandwidth
        2. 8.3.1.2 Analog Front End Design
          1. 8.3.1.2.1 Sampling Glitch Filter Design
          2. 8.3.1.2.2 Analog Input Termination and DC Bias
            1. 8.3.1.2.2.1 AC-Coupling
            2. 8.3.1.2.2.2 DC-Coupling
        3. 8.3.1.3 Auto-Zero Feature
      2. 8.3.2 Clock Input
        1. 8.3.2.1 Single Ended vs Differential Clock Input
        2. 8.3.2.2 Signal Acquisition Time Adjust
      3. 8.3.3 Voltage Reference
        1. 8.3.3.1 Internal voltage reference
        2. 8.3.3.2 External voltage reference (VREF)
        3. 8.3.3.3 External voltage reference with internal buffer (REFBUF)
      4. 8.3.4 Digital Down Converter
        1. 8.3.4.1 DDC MUX for Dual Band Decimation
        2. 8.3.4.2 Digital Filter Operation
        3. 8.3.4.3 FS/4 Mixing with Real Output
        4. 8.3.4.4 Numerically Controlled Oscillator (NCO) and Digital Mixer
        5. 8.3.4.5 Decimation Filter
        6. 8.3.4.6 SYNC
        7. 8.3.4.7 Output Formatting with Decimation
      5. 8.3.5 Digital Interface
        1. 8.3.5.1 Output Formatter
        2. 8.3.5.2 Output Bit Mapper
        3. 8.3.5.3 Output Scrambler
        4. 8.3.5.4 Output Interface/Mode Configuration
          1. 8.3.5.4.1 Configuration Example
        5. 8.3.5.5 Output Data Format
      6. 8.3.6 Test Pattern
    4. 8.4 Device Functional Modes
      1. 8.4.1 Normal operation
      2. 8.4.2 Power Down Options
    5. 8.5 Programming
      1. 8.5.1 Configuration using PINs only
      2. 8.5.2 Configuration using the SPI interface
        1. 8.5.2.1 Register Write
        2. 8.5.2.2 Register Read
    6. 8.6 Register Maps
      1. 8.6.1 Detailed Register Description
  9. 9 Application Information Disclaimer
    1. 9.1 Typical Application
      1. 9.1.1 Design Requirements
      2. 9.1.2 Detailed Design Procedure
        1. 9.1.2.1 Input Signal Path
        2. 9.1.2.2 Sampling Clock
        3. 9.1.2.3 Voltage Reference
      3. 9.1.3 Application Curves
    2. 9.2 Initialization Set Up
      1. 9.2.1 Register Initialization During Operation
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Device Support
    2. 10.2 Documentation Support
    3. 10.3 Receiving Notification of Documentation Updates
    4. 10.4 サポート・リソース
    5. 10.5 Trademarks
    6. 10.6 Electrostatic Discharge Caution
    7. 10.7 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.8 タイミング要件

標準値は、自由気流での動作温度範囲内、TA = 25℃、全温度範囲は TMIN = –40℃～TMAX = 105℃、ADC サンプリング・レート= 65MSPS、50% クロック・デューティ・サイクル、AVDD = IOVDD = 1.8V、1.6V 外部リファレンス、–1-dBFS 差動入力 (特に記述のない限り)
パラメータ テスト条件 最小値 公称値 最大値 単位
ADC タイミング仕様
tAD アパーチャ遅延 0.85 ns
tA アパーチャ・ジッタ 高速エッジ付き方形波クロック 180 fs
tJ DCLKIN でのジッタ ±50 ps
tACQ サンプリング・クロックの立ち下がりエッジを基準とする信号収集期間 fS = 65MSPS -TS/4 サンプリング・クロック周期
fS = 25MSPS -TS/2
fS = 10MSPS -TS/2
tCONV サンプリング・クロックの立ち下がりエッジを基準とする信号変換時間 fS = 65MSPS +TS × 5/8 サンプリング・クロック周期
fS = 25MSPS +TS × 3/8
fS = 10MSPS +TS × 1/5
ウェークアップ時間 パワー・ダウンから出た後の有効なデータに対する時間。内部リファレンス。 バンドギャップ・リファレンスがイネーブル、シングル・エンド・クロック 17.6 us
バンドギャップ・リファレンスがイネーブル、差動クロック 12.9
バンドギャップ・リファレンスがディセーブル、シングル・エンド・クロック 2.2 ms
バンドギャップ・リファレンスがディセーブル、差動クロック 2.2
パワー・ダウンから出た後の有効なデータに対する時間。1.6V 外部リファレンス。 バンドギャップ・リファレンスがイネーブル、シングル・エンド・クロック 15.9 us
バンドギャップ・リファレンスがイネーブル、差動クロック 12.9
バンドギャップ・リファレンスがディセーブル、シングル・エンド・クロック 1.7 ms
バンドギャップ・リファレンスがディセーブル、差動クロック 1.7
tS,SYNC 同期入力信号のセットアップ時間 サンプリング・クロックの立ち上がりエッジを基準 500 ps
tH,SYNC 同期入力信号のホールド時間 600
ADC レイテンシ データ出力への信号入力 2 線式 SLVDS 2 クロック・サイクル
1 線式 SLVDS 1
1/2 線式 SLVDS 1
追加。レイテンシ 2 倍 による実数のデシメーション 21   出力クロック・サイクル
2 倍による複素数デシメーション     22  
4 倍、8 倍、16 倍、32 倍による実数または複素数のデシメーション     23  
インターフェイス・タイミング：シリアル LVDS インターフェイス
tPD 伝搬遅延：サンプリング・クロックの立ち下がりエッジから DCLK 立ち上がりエッジまで サンプリング・クロックの立ち下がりエッジから DCLKIN 立ち下がりエッジまでの遅延 < 2.5ns。
TDCLK = DCLK 期間
tCDCLK  = サンプリング・クロック立ち下がりエッジから DCLKIN 立ち下がりエッジまで		 2 + TDCLK + tCDCLK 3 + TDCLK + tCDCLK 4+TDCLK + TCDCLK ns
サンプリング・クロックの立ち下がりエッジから DCLKIN 立ち下がりエッジまでの遅延 >= 2.5ns。
TDCLK = DCLK 期間
tCDCLK  = サンプリング・クロック立ち下がりエッジから DCLKIN 立ち下がりエッジまで		 2 + tCDCLK 3 + tCDCLK 4 + tCDCLK
tCD DCLK 立ち上がりエッジから出力データまでの遅延
2 線式 SLVDS		 FOUT = 10MSPS、DA / B0,1 = 80MBPS 0.0 0.1 ns
FOUT = 25MSPS、DA / B0,1 = 200MBPS 0.0 0.1
FOUT = 65MSPS、DA / B0,1 = 520MBPS 0.0 0.1
DCLK 立ち上がりエッジから出力データまでの遅延
1 線式 SLVDS		 FOUT = 10MSPS、DA / B0 = 160MBPS 0.0 0.1
FOUT = 25MSPS、DA / B0 = 400MBPS 0.0 0.1
FOUT = 62.5MSPS、DA / B0= 1000MBPS -0.6 0.1
DCLK 立ち上がりエッジから出力データまでの遅延
1/2 線式 SLVDS		 FOUT = 5MSPS、DA0 = 160MBPS 0.0 0.1
FOUT = 10MSPS、DA0 = 320MBPS 0.0 0.1
FOUT = 25MSPS、DA0 = 800MBPS 0.0 0.1
tDV データ有効、2 線式 SLVDS FOUT = 10MSPS、DA / B0,1 = 80MBPS 11.9 12.1 ns
FOUT = 25MSPS、DA / B0,1 = 200MBPS 4.5 4.6
FOUT = 65MSPS、DA / B0,1 = 520MBPS 1.4 1.5
データ有効、1 線式 SLVDS FOUT = 10MSPS、DA / B0 = 160MBPS 5.7 5.8
FOUT = 25MSPS、DA / B0 = 400MBPS 2.0 2.1
FOUT = 62.5MSPS、DA / B0= 1000MBPS 0.5 0.6
データ有効、1/2 線式 SLVDS FOUT = 5MSPS、DA0 = 160MBPS 5.7 5.8
FOUT = 10MSPS、DA0 = 320MBPS 2.7 2.8
FOUT = 25MSPS、DA0 = 800MBPS 0.8 0.9
シリアル・プログラミング・インターフェイス (SCLK, SEN, SDIO) - 入力
fCLK(SCLK) シリアル・クロック周波数 20 MHz
tSU(SEN) SCLK の立ち上がりエッジへの SEN 10 ns
tH(SEN) SCLK の立ち上がりエッジからの SEN 9 ns
tSU(SDIO) SCLK の立ち上がりエッジへの SDIO 17 ns
tH(SDIO) SCLK の立ち上がりエッジからの SDIO 9 ns
シリアル・プログラミング・インターフェイス (SDIO) - 出力
t(OZD) SDIO トライステートから駆動へ 3.9 10.8 ns
t(ODZ) SDIO データからトライステートへ 3.4 14 ns
t(OD) SDIO は SCLK の立ち下がりエッジから有効 3.9 10.8 ns