JAJSLC0
March 2024
ADC3683-SP
PRODMIX
1
1
特長
2
アプリケーション
3
概要
4
Pin Configuration and Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Thermal Information
5.5
Electrical Characteristics - Power Consumption
5.6
Electrical Characteristics - DC Specifications
5.7
Electrical Characteristics - AC Specifications
5.8
Timing Requirements
5.9
Typical Characteristics
6
Parameter Measurement Information
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Analog Input
7.3.1.1
Analog Front End Design
7.3.1.1.1
Sampling Glitch Filter Design
7.3.1.1.2
Analog Input Termination and DC Bias
7.3.1.1.2.1
AC-Coupling
7.3.1.1.2.2
DC-Coupling
7.3.1.2
Auto-Zero Feature
7.3.2
Clock Input
7.3.2.1
Single Ended vs Differential Clock Input
7.3.2.2
Signal Acquisition Time Adjust
7.3.3
Voltage Reference
7.3.3.1
Internal Voltage Reference
7.3.3.2
External Voltage Reference (VREF)
7.3.3.3
External Voltage Reference with Internal Buffer (REFBUF)
7.3.4
Digital Down Converter
7.3.4.1
DDC MUX
7.3.4.2
Digital Filter Operation
7.3.4.3
FS/4 Mixing with Real Output
7.3.4.4
Numerically Controlled Oscillator (NCO) and Digital Mixer
7.3.4.5
Decimation Filter
7.3.4.6
SYNC
7.3.4.7
Output Formatting with Decimation
7.3.5
Digital Interface
7.3.5.1
Output Formatter
7.3.5.2
Output Scrambler
7.3.5.3
Output Bit Mapper
7.3.5.3.1
2-Wire Mode
7.3.5.3.2
1-Wire Mode
7.3.5.3.3
½-Wire Mode
7.3.5.4
Output Interface or Mode Configuration
7.3.5.4.1
Configuration Example
7.3.5.5
Output Data Format
7.3.6
Test Pattern
7.4
Device Functional Modes
7.4.1
Normal Operation
7.4.2
Power Down Options
7.4.3
Digital Channel Averaging
7.5
Programming
7.5.1
Configuration using PINs only
7.5.2
Configuration using the SPI interface
7.5.2.1
Register Write
7.5.2.2
Register Read
8
Application Information Disclaimer
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Input Signal Path
8.2.2.2
Sampling Clock
8.2.2.3
Voltage Reference
8.2.3
Application Curves
8.3
Initialization Set Up
8.3.1
Register Initialization During Operation
8.4
Power Supply Recommendations
8.5
Layout
8.5.1
Layout Guidelines
8.5.2
Layout Example
9
Register Map
9.1
Detailed Register Description
10
Device and Documentation Support
10.1
ドキュメントの更新通知を受け取る方法
10.2
サポート・リソース
10.3
Trademarks
10.4
静電気放電に関する注意事項
10.5
用語集
11
Revision History
12
Mechanical, Packaging, and Orderable Information
12.1
Mechanical Data
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
HBP|64
MCQF027A
サーマルパッド・メカニカル・データ
発注情報
jajslc0_oa
1
特長
宇宙用スクリーニングと耐放射線特性
QML-V スクリーニングと信頼性
吸収線量 (TID):300krad (Si)
シングル イベント ラッチアップ (SEL):75MeV-cm
2
/mg
周囲温度範囲:-55℃~105℃
デュアル チャネル ADC
18 ビット 65MSPS
ノイズ フロア:-160dBFS/Hz
小さい消費電力と最適化された電力スケーリング:
50mW/ch (10MSPS)~94mW/ch (65MSPS)
レイテンシ:1~2 クロック サイクル
18 ビット、ミッシング コードなし
INL:±9、DNL:±0.7LSB (標準値)
基準電圧:外部または内部
入力帯域幅:140MHz (-3dB)
オンチップ デジタル フィルタ (オプション)
デシメーション比:2、4、8、16、32
32 ビット NCO
シリアル LVDS デジタル インターフェイス (2 線式、1 線式、1/2 線式)
スペクトル性能 (f
IN
= 5MHz):
信号対雑音比:83.5dBFS
SFDR:87dBc HD2、HD3
SFDR:99dBFS の最大スプリアス