JAJSOB8B March   2023  – April 2024 ADS127L21

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件 (1.65V ≦ IOVDD ≦ 2V)
    7. 5.7  スイッチング特性 (1.65V ≦ IOVDD ≦ 2V)
    8. 5.8  タイミング要件 (2V < IOVDD ≤ 5.5V)
    9. 5.9  スイッチング特性 (2V < IOVDD ≤ 5.5V)
    10. 5.10 タイミング図
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1  オフセット誤差の測定
    2. 6.2  オフセット ドリフトの測定
    3. 6.3  ゲイン誤差の測定
    4. 6.4  ゲイン・ドリフトの測定
    5. 6.5  NMRR の測定
    6. 6.6  CMRR の測定
    7. 6.7  PSRR の測定
    8. 6.8  SNR の測定
    9. 6.9  INL 誤差の測定
    10. 6.10 THD の測定
    11. 6.11 IMD の測定
    12. 6.12 SFDR の測定
    13. 6.13 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力 (AINP、AINN)
        1. 7.3.1.1 入力レンジ
      2. 7.3.2 リファレンス電圧 (REFP、REFN)
        1. 7.3.2.1 リファレンス電圧の範囲
      3. 7.3.3 クロック動作
        1. 7.3.3.1 内部発振器
        2. 7.3.3.2 外部クロック
      4. 7.3.4 変調器
      5. 7.3.5 デジタル フィルタ
        1. 7.3.5.1 広帯域フィルタ
          1. 7.3.5.1.1 広帯域フィルタ オプション
          2. 7.3.5.1.2 sinc5 フィルタの段
          3. 7.3.5.1.3 FIR1 フィルタ段
          4. 7.3.5.1.4 FIR2 フィルタ段
          5. 7.3.5.1.5 FIR3 フィルタ段
          6. 7.3.5.1.6 FIR3 のデフォルト係数
          7. 7.3.5.1.7 IIR フィルタの段
            1. 7.3.5.1.7.1 IIR フィルタの安定性
        2. 7.3.5.2 低レイテンシ フィルタ (sinc)
          1. 7.3.5.2.1 sinc3 および sinc4 フィルタ
          2. 7.3.5.2.2 sinc3 + sinc1 および sinc4 + sinc1 カスケード フィルタ
      6. 7.3.6 電源
        1. 7.3.6.1 AVDD1 と AVSS
        2. 7.3.6.2 AVDD2
        3. 7.3.6.3 IOVDD
        4. 7.3.6.4 パワーオン リセット (POR)
        5. 7.3.6.5 CAPA および CAPD
      7. 7.3.7 VCM の出力電圧
    4. 7.4 デバイスの機能モード
      1. 7.4.1 速度モード
      2. 7.4.2 アイドル モード
      3. 7.4.3 スタンバイ モード
      4. 7.4.4 パワーダウン モード
      5. 7.4.5 リセット
        1. 7.4.5.1 RESET ピン
        2. 7.4.5.2 SPI レジスタへの書き込みによるリセット
        3. 7.4.5.3 SPI の入力パターンによるリセット
      6. 7.4.6 同期
        1. 7.4.6.1 同期制御モード
        2. 7.4.6.2 スタート / ストップ制御モード
        3. 7.4.6.3 ワンショット制御モード
      7. 7.4.7 変換開始の遅延時間
      8. 7.4.8 較正
        1. 7.4.8.1 OFFSET2、OFFSET1、OFFSET0 較正レジスタ (アドレス 0Ch、0Dh、0Eh)
        2. 7.4.8.2 GAIN2、GAIN1、GAIN0 較正レジスタ (アドレス 0Fh、10h、11h)
        3. 7.4.8.3 較正手順
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・インターフェイス (SPI)
        1. 7.5.1.1  チップ・セレクト (CS)
        2. 7.5.1.2  シリアル・クロック (SCLK)
        3. 7.5.1.3  シリアル データ入力 (SDI)
        4. 7.5.1.4  シリアル データ出力 / データ準備完了 (SDO/DRDY)
        5. 7.5.1.5  SPI フレーム
        6. 7.5.1.6  全二重動作
        7. 7.5.1.7  デバイスのコマンド
          1. 7.5.1.7.1 無動作
          2. 7.5.1.7.2 レジスタ読み取りコマンド
          3. 7.5.1.7.3 レジスタ書き込みコマンド
        8. 7.5.1.8  変換データの読み取り
          1. 7.5.1.8.1 変換データ
          2. 7.5.1.8.2 データ準備完了
            1. 7.5.1.8.2.1 DRDY
            2. 7.5.1.8.2.2 SDO/DRDY
            3. 7.5.1.8.2.3 DRDY ビット
            4. 7.5.1.8.2.4 クロックのカウント
          3. 7.5.1.8.3 STATUS バイト
        9. 7.5.1.9  デイジー チェーン動作
        10. 7.5.1.10 3 線式 SPI モード
          1. 7.5.1.10.1 3 線式 SPI モードのフレームのリセット
        11. 7.5.1.11 SPI の CRC
      2. 7.5.2 レジスタ メモリの CRC
        1. 7.5.2.1 メイン プログラム メモリの CRC
        2. 7.5.2.2 FIR フィルタ係数の CRC
        3. 7.5.2.3 IIR フィルタ係数の CRC
  9. 8 レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 SPI 動作
      2. 9.1.2 入力ドライバ
      3. 9.1.3 アンチエイリアス フィルタ
      4. 9.1.4 基準電圧
      5. 9.1.5 同時サンプリング・システム
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 A 重み付けフィルタの設計
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 PGA855 プログラマブル ゲイン アンプ
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
      3. 9.2.3 THS4551 のアンチエイリアス・フィルタの設計
        1. 9.2.3.1 設計要件
        2. 9.2.3.2 詳細な設計手順
        3. 9.2.3.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
7.3.5.2.1 sinc3 および sinc4 フィルタ

sinc フィルタは、高速変調器のデータの平均化と間引きを行い、低いデータ レートで高分解能の出力データを生成します。OSR 値を大きくすると、データ レートが低下するとともに、信号の帯域幅が減少し、間引きとデータ平均化が増えることから変換ノイズが低減します。sinc3 および sinc4 フィルタの -3dB 周波数とレイテンシ時間を、表 7-14 に示します。

表 7-9 sinc3 および sinc4 のフィルタ特性
モード fCLK
(MHz)		 OSR データ レート
(kSPS)		 -3dB 周波数 (kHz) レイテンシ時間(1) (μs)
SINC3 SINC4 SINC3 SINC4
最高速度 32.768 12 1365.3 357.0 310.2 2.97 3.66
高速度 25.6 1066.6 278.9 242.3 3.73 4.69
中速度 12.8 533.3 139.5 121.2 7.46 9.36
低速度 3.2 133.33 34.9 30.3 29.8 37.4
最高速度 32.768 16 1024 267.8 232.7 3.66 4.63
高速度 25.6 800 209.2 181.8 4.67 5.95
中速度 12.8 400 104.6 90.9 9.33 11.9
低速度 3.2 100 26.2 22.7 37.4 47.3
最高速度 32.768 24 682.67 178.5 155.1 5.12 6.64
高速度 25.6 533.3 139.5 121.2 6.57 8.43
中速度 12.8 266.67 69.7 60.6 13.1 16.9
低速度 3.2 66.67 17.4 15.1 52.3 67.4
最高速度 32.768 32 512 133.9 116.3 6.59 8.55
高速度 25.6 400 104.6 90.9 8.42 10.9
中速度 12.8 200 52.3 45.4 16.9 21.8
低速度 3.2 50 13.1 11.4 67.3 87.2
最高速度 32.768 64 256 66.9 58.2 12.4 16.4
高速度 25.6 200 52.3 45.4 16.0 21.0
中速度 12.8 100 26.2 22.7 31.8 41.9
低速度 3.2 25 6.54 5.68 127 167
最高速度 32.768 128 128 33.5 29.1 24.2 32.0
高速度 25.6 100 26.2 22.7 31.0 41.0
中速度 12.8 50 13.1 11.4 61.9 81.9
低速度 3.2 12.5 3.27 2.84 247 327
中速度 12.8 167 38.323 10.0 8.71 80.2 106
最高速度 32.768 256 64 16.7 14.5 47.6 63.2
高速度 25.6 50 13.1 11.4 60.9 80.9
中速度 12.8 25 6.54 5.68 121.9 162
低速度 3.2 6.25 1.63 1.42 487 648
最高速度 32.768 333 49.201 12.9 11.2 61.7 82.0
高速度 25.6 38.438 10.1 8.73 79.0 105
中速度 12.8 19.219 5.03 4.37 158 210
低速度 3.2 4.804 1.26 1.09 631 840
最高速度 32.768 512 32 8.37 7.27 94.5 126
高速度 25.6 25 6.54 5.68 121 161
中速度 12.8 12.5 3.27 2.84 242 322
低速度 3.2 3.125 0.817 0.710 967 1287
最高速度 32.768 667 24.564 6.42 5.58 123 164
高速度 25.6 19.19 5.02 4.36 157 209
中速度 12.8 9.595 2.51 2.18 314 419
低速度 3.2 2.39 0.627 0.545 1258 1675
最高速度 32.768 1024 16 4.18 3.64 188 251
高速度 25.6 12.5 3.27 2.84 241 321
中速度 12.8 6.25 1.63 1.42 482 642
低速度 3.2 1.5625 0.409 0.355 1927 2567
最高速度 32.768 1333 12.291 3.21 2.79 245 326
高速度 25.6 9.602 2.51 2.18 313 417
中速度 12.8 4.801 1.26 1.09 627 835
低速度 3.2 1.2 0.314 0.273 2507 3340
最高速度 32.768 2048 8 2.09 1.82 376 501
高速度 25.6 6.25 1.63 1.42 481 641
中速度 12.8 3.125 0.817 0.710 962 1282
低速度 3.2 0.7813 0.204 0.178 3847 5127
最高速度 32.768 2667 6.143 1.61 1.40 489 652
高速度 25.6 4.799 1.26 1.09 626 834
中速度 12.8 2.4 0.628 0.545 1252 1669
低速度 3.2 0.6 0.157 0.136 5008 6675
最高速度 32.768 4096 4 1.046 0.909 751 1001
高速度 25.6 3.125 0.817 0.710 961 1281
中速度 12.8 1.563 0.409 0.355 1922 2562
低速度 3.2 0.391 0.102 0.089 7687 10247
最高速度 32.768 5333 3.072 0.803 0.698 977 1303
高速度 25.6 2.4 0.628 0.545 1251 1667
低速度 3.2 0.3 0.078 0.068 10006 13340
中速度 12.8 13333 0.480 0.126 0.109 6251 8335
中速度 12.8 16000 0.400 0.105 0.0909 7501 10002
最高速度 32.768 26667 0.614 0.161 0.140 4884 6511
高速度 25.6 0.480 0.126 0.109 6251 8334
低速度 3.2 0.06 0.0157 0.0136 50008 66675
最高速度 32.768 32000 0.512 0.134 0.116 5860 7813
高速度 25.6 0.4 0.105 0.091 7501 10001
低速度 3.2 0.05 0.0131 0.0114 60007 80007
中速度 12.8 48000 0.133 0.0349 0.0303 22502 30002
中速度 12.8 80000 0.08 0.0209 0.0182 37502 50002
最高速度 32.768 96000 0.17067 0.0446 0.0388 17579 23438
高速度 25.6 0.133 0.0349 0.0303 22501 30001
低速度 3.2 0.0166 0.0044 0.0038 180007 240007
最高速度 32.768 160000 0.102 0.0268 0.0233 29298 39063
高速度 25.6 0.08 0.0209 0.0182 37501 50001
低速度 3.2 0.01 0.0026 0.0023 300005 400004
(1) アナログ入力バッファがイネーブルされると、レイテンシ時間は 8 / fCLK (μs) 増加します。

フィルタ処理で行われる平均化でデータが減少するため、OSR ≦ 24 の場合、出力データは 24 ビット全体が得られるわけではありません。OSR 値 ≦ 24 のときの出力分解能を、表 7-10 に要約します。

表 7-10 sinc3 および sinc4 のデータ分解能
OSR 分解能 (ビット数)
12 19
16 20.5
24 23

sinc フィルタの周波数応答を、図 7-24 と 図 7-25 に示します。周波数応答は、fDATA とその倍数で発生する、一連のヌル応答で構成されます。ヌル周波数では、フィルタのゲインは 0 です。fMOD / 2 周波数から開始される周波数応答の折りたたみを、図 7-25 に示します。n · fMOD (n = 1、2、3 など) に近い入力周波数では、フィルタによる減衰は行われません。

ADS127L21 sinc3 と sinc4 の周波数応答 (OSR = 32)図 7-24 sinc3 と sinc4 の周波数応答
(OSR = 32)
ADS127L21 fMOD に対する sinc4 の周波数応答 (OSR = 32)図 7-25 fMOD に対する sinc4 の周波数応答 (OSR = 32)

共通ラインサイクル周波数に等しいデータ レートに対するフィルタの通常モード除去を、表 7-11 に示します。

表 7-11 通常モード除去
モード OSR fDATA (SPS) 2% のクロック変動 6% のクロック変動
SINC3 フィルタ SINC4 フィルタ SINC3 フィルタ SINC4 フィルタ
低速度 96000 16.6 100 dB 135 dB 72 dB 95 dB
低速度 32000 50
低速度 26667 60
高速度 32000 400