JAJSOB8B March   2023  – April 2024 ADS127L21

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件 (1.65V ≦ IOVDD ≦ 2V)
    7. 5.7  スイッチング特性 (1.65V ≦ IOVDD ≦ 2V)
    8. 5.8  タイミング要件 (2V < IOVDD ≤ 5.5V)
    9. 5.9  スイッチング特性 (2V < IOVDD ≤ 5.5V)
    10. 5.10 タイミング図
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1  オフセット誤差の測定
    2. 6.2  オフセット ドリフトの測定
    3. 6.3  ゲイン誤差の測定
    4. 6.4  ゲイン・ドリフトの測定
    5. 6.5  NMRR の測定
    6. 6.6  CMRR の測定
    7. 6.7  PSRR の測定
    8. 6.8  SNR の測定
    9. 6.9  INL 誤差の測定
    10. 6.10 THD の測定
    11. 6.11 IMD の測定
    12. 6.12 SFDR の測定
    13. 6.13 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力 (AINP、AINN)
        1. 7.3.1.1 入力レンジ
      2. 7.3.2 リファレンス電圧 (REFP、REFN)
        1. 7.3.2.1 リファレンス電圧の範囲
      3. 7.3.3 クロック動作
        1. 7.3.3.1 内部発振器
        2. 7.3.3.2 外部クロック
      4. 7.3.4 変調器
      5. 7.3.5 デジタル フィルタ
        1. 7.3.5.1 広帯域フィルタ
          1. 7.3.5.1.1 広帯域フィルタ オプション
          2. 7.3.5.1.2 sinc5 フィルタの段
          3. 7.3.5.1.3 FIR1 フィルタ段
          4. 7.3.5.1.4 FIR2 フィルタ段
          5. 7.3.5.1.5 FIR3 フィルタ段
          6. 7.3.5.1.6 FIR3 のデフォルト係数
          7. 7.3.5.1.7 IIR フィルタの段
            1. 7.3.5.1.7.1 IIR フィルタの安定性
        2. 7.3.5.2 低レイテンシ フィルタ (sinc)
          1. 7.3.5.2.1 sinc3 および sinc4 フィルタ
          2. 7.3.5.2.2 sinc3 + sinc1 および sinc4 + sinc1 カスケード フィルタ
      6. 7.3.6 電源
        1. 7.3.6.1 AVDD1 と AVSS
        2. 7.3.6.2 AVDD2
        3. 7.3.6.3 IOVDD
        4. 7.3.6.4 パワーオン リセット (POR)
        5. 7.3.6.5 CAPA および CAPD
      7. 7.3.7 VCM の出力電圧
    4. 7.4 デバイスの機能モード
      1. 7.4.1 速度モード
      2. 7.4.2 アイドル モード
      3. 7.4.3 スタンバイ モード
      4. 7.4.4 パワーダウン モード
      5. 7.4.5 リセット
        1. 7.4.5.1 RESET ピン
        2. 7.4.5.2 SPI レジスタへの書き込みによるリセット
        3. 7.4.5.3 SPI の入力パターンによるリセット
      6. 7.4.6 同期
        1. 7.4.6.1 同期制御モード
        2. 7.4.6.2 スタート / ストップ制御モード
        3. 7.4.6.3 ワンショット制御モード
      7. 7.4.7 変換開始の遅延時間
      8. 7.4.8 較正
        1. 7.4.8.1 OFFSET2、OFFSET1、OFFSET0 較正レジスタ (アドレス 0Ch、0Dh、0Eh)
        2. 7.4.8.2 GAIN2、GAIN1、GAIN0 較正レジスタ (アドレス 0Fh、10h、11h)
        3. 7.4.8.3 較正手順
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・インターフェイス (SPI)
        1. 7.5.1.1  チップ・セレクト (CS)
        2. 7.5.1.2  シリアル・クロック (SCLK)
        3. 7.5.1.3  シリアル データ入力 (SDI)
        4. 7.5.1.4  シリアル データ出力 / データ準備完了 (SDO/DRDY)
        5. 7.5.1.5  SPI フレーム
        6. 7.5.1.6  全二重動作
        7. 7.5.1.7  デバイスのコマンド
          1. 7.5.1.7.1 無動作
          2. 7.5.1.7.2 レジスタ読み取りコマンド
          3. 7.5.1.7.3 レジスタ書き込みコマンド
        8. 7.5.1.8  変換データの読み取り
          1. 7.5.1.8.1 変換データ
          2. 7.5.1.8.2 データ準備完了
            1. 7.5.1.8.2.1 DRDY
            2. 7.5.1.8.2.2 SDO/DRDY
            3. 7.5.1.8.2.3 DRDY ビット
            4. 7.5.1.8.2.4 クロックのカウント
          3. 7.5.1.8.3 STATUS バイト
        9. 7.5.1.9  デイジー チェーン動作
        10. 7.5.1.10 3 線式 SPI モード
          1. 7.5.1.10.1 3 線式 SPI モードのフレームのリセット
        11. 7.5.1.11 SPI の CRC
      2. 7.5.2 レジスタ メモリの CRC
        1. 7.5.2.1 メイン プログラム メモリの CRC
        2. 7.5.2.2 FIR フィルタ係数の CRC
        3. 7.5.2.3 IIR フィルタ係数の CRC
  9. 8 レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 SPI 動作
      2. 9.1.2 入力ドライバ
      3. 9.1.3 アンチエイリアス フィルタ
      4. 9.1.4 基準電圧
      5. 9.1.5 同時サンプリング・システム
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 A 重み付けフィルタの設計
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 PGA855 プログラマブル ゲイン アンプ
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
      3. 9.2.3 THS4551 のアンチエイリアス・フィルタの設計
        1. 9.2.3.1 設計要件
        2. 9.2.3.2 詳細な設計手順
        3. 9.2.3.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.11 代表的特性

AVDD1 = 5V、AVDD2 = 1.8V、AVSS = 0V、IOVDD = 1.8V、VREF = 4.096V、高リファレンス範囲、高速度モード、広帯域フィルタ、OSR = 32、1x の入力範囲、入力プリチャージ バッファがオン、リファレンス プリチャージ バッファがオフ、TA = 25℃のとき (特に記述のない限り)

ADS127L21 最高速度モード、短絡入力 FFT
広帯域フィルタ
図 5-7 最高速度モード、短絡入力 FFT
ADS127L21 最高速度モード、短絡入力 FFT
VREF = 2.5V、広帯域フィルタ、2x 範囲
図 5-9 最高速度モード、短絡入力 FFT
ADS127L21 最高速度モード、短絡入力 FFT
Sinc4 フィルタ、OSR = 12
図 5-11 最高速度モード、短絡入力 FFT
ADS127L21 高速度モード、短絡入力 FFT
広帯域フィルタ
図 5-13 高速度モード、短絡入力 FFT
ADS127L21 高速度モード、短絡入力 FFT
VREF = 2.5V、広帯域フィルタ、2x 範囲
図 5-15 高速度モード、短絡入力 FFT
ADS127L21 高速度モード、短絡入力 FFT
Sinc4 フィルタ、OSR = 12
図 5-17 高速度モード、短絡入力 FFT
ADS127L21 中速度モード、短絡入力 FFT
広帯域フィルタ
図 5-19 中速度モード、短絡入力 FFT
ADS127L21 中速度モード、短絡入力 FFT
VREF = 2.5V、広帯域フィルタ、2x 範囲
図 5-21 中速度モード、短絡入力 FFT
ADS127L21 中速度モード、短絡入力 FFT
Sinc4 フィルタ、OSR = 12
図 5-23 中速度モード、短絡入力 FFT
ADS127L21 低速度モード、短絡入力 FFT
広帯域フィルタ
図 5-25 低速度モード、短絡入力 FFT
ADS127L21 低速度モード、短絡入力 FFT
VREF = 2.5V、広帯域フィルタ、2x 範囲
図 5-27 低速度モード、短絡入力 FFT
ADS127L21 低速度モード、短絡入力 FFT
Sinc4 フィルタ、OSR = 12
図 5-29 低速度モード、短絡入力 FFT
ADS127L21 最高速度モードのコード分布
262,144 個のサンプル
図 5-31 最高速度モードのコード分布
ADS127L21 中速度モードのコード分布
262,144 個のサンプル
図 5-33 中速度モードのコード分布
ADS127L21 ノイズ性能の分布
広帯域フィルタ、OSR = 64、30 ユニット
図 5-35 ノイズ性能の分布
ADS127L21 ノイズ性能とリファレンス電圧との関係
 
図 5-37 ノイズ性能とリファレンス電圧との関係
ADS127L21 ノイズ性能と温度との関係
Sinc4 フィルタ、OSR = 64
図 5-39 ノイズ性能と温度との関係
ADS127L21 入力電流と差動電圧との関係
プリチャージ バッファがオン
図 5-41 入力電流と差動電圧との関係
ADS127L21 入力電流と差動電圧との関係
プリチャージ バッファがオフ
図 5-43 入力電流と差動電圧との関係
ADS127L21 入力電流と温度との関係
プリチャージ バッファがオフ、VIN = フルスケール、VREF = 2.5V
図 5-45 入力電流と温度との関係
ADS127L21 入力電流と温度との関係
プリチャージ バッファがオン、VIN = フルスケール、VREF = 2.5V
図 5-47 入力電流と温度との関係
ADS127L21 オフセット誤差の分布
30 ユニット
図 5-49 オフセット誤差の分布
ADS127L21 長期的なオフセット ドリフト
30 ユニット、オフセットは t = 0 で較正済み
図 5-51 長期的なオフセット ドリフト
ADS127L21 ゲイン誤差の分布
バッファがオフ、30 ユニット
図 5-53 ゲイン誤差の分布
ADS127L21 ゲイン ドリフトの分布
プリチャージ バッファがオフ、30 ユニット
図 5-55 ゲイン ドリフトの分布
ADS127L21 長期的なゲイン ドリフト
30 ユニット、ゲインは t = 0 で較正済み
図 5-57 長期的なゲイン ドリフト
ADS127L21 THD の分布
VREF = 4.096V、30 ユニット
図 5-59 THD の分布
ADS127L21 THD と入力振幅との関係
 
図 5-61 THD と入力振幅との関係
ADS127L21 INL 誤差と入力電圧との関係
 
図 5-63 INL 誤差と入力電圧との関係
ADS127L21 INL 誤差と入力電圧との関係
 
図 5-65 INL 誤差と入力電圧との関係
ADS127L21 INL の分布
30 ユニット
図 5-67 INL の分布
ADS127L21 DC CMRR の分布
30 ユニット
図 5-69 DC CMRR の分布
ADS127L21 CMRR と周波数との関係
高速度モード
図 5-71 CMRR と周波数との関係
ADS127L21 発振器の周波数分布
30 ユニット
図 5-73 発振器の周波数分布
ADS127L21 VCM 電圧の分布
30 ユニット
図 5-75 VCM 電圧の分布
ADS127L21 REFP 入力電流とリファレンス電圧との関係
REFP プリチャージ バッファがオフ
図 5-77 REFP 入力電流とリファレンス電圧との関係
ADS127L21 DC PSRR の分布
30 ユニット
図 5-79 DC PSRR の分布
ADS127L21 PSRR と電源周波数との関係
 
図 5-81 PSRR と電源周波数との関係
ADS127L21 電源電流と温度との関係
高速度モード
図 5-83 電源電流と温度との関係
ADS127L21 電源電流と温度との関係
低速度モード
図 5-85 電源電流と温度との関係
ADS127L21 IOVDD 電流とオーバーサンプリング比との関係
低レイテンシ フィルタ
図 5-87 IOVDD 電流とオーバーサンプリング比との関係
ADS127L21 最高速度モード、短絡入力 FFT
0Hz～100Hz
図 5-8 最高速度モード、短絡入力 FFT
ADS127L21 最高速度モード、短絡入力 FFT
Sinc4 フィルタ
図 5-10 最高速度モード、短絡入力 FFT
ADS127L21 最高速度モード、フルスケール FFT
VIN = -0.2dBFS、1kHz、広帯域フィルタ
図 5-12 最高速度モード、フルスケール FFT
ADS127L21 高速度モード、短絡入力 FFT
0Hz～100Hz
図 5-14 高速度モード、短絡入力 FFT
ADS127L21 高速度モード、短絡入力 FFT
Sinc4 フィルタ
図 5-16 高速度モード、短絡入力 FFT
ADS127L21 高速度モード、フルスケール FFT
VIN = -0.2dBFS、1kHz、広帯域フィルタ
図 5-18 高速度モード、フルスケール FFT
ADS127L21 中速度モード、短絡入力 FFT
0Hz～50Hz
図 5-20 中速度モード、短絡入力 FFT
ADS127L21 中速度モード、短絡入力 FFT
Sinc4 フィルタ
図 5-22 中速度モード、短絡入力 FFT
ADS127L21 中速度モード、フルスケール FFT
VIN = -0.2dBFS、1kHz、広帯域フィルタ
図 5-24 中速度モード、フルスケール FFT
ADS127L21 低速度モード、短絡入力 FFT
0Hz～10Hz
図 5-26 低速度モード、短絡入力 FFT
ADS127L21 低速度モード、短絡入力 FFT
Sinc4 フィルタ
図 5-28 低速度モード、短絡入力 FFT
ADS127L21 低速度モード、フルスケール FFT
VIN = -0.2dBFS、1kHz、広帯域フィルタ
図 5-30 低速度モード、フルスケール FFT
ADS127L21 高速度モードのコード分布
262,144 個のサンプル
図 5-32 高速度モードのコード分布
ADS127L21 低速度モードのコード分布
262,144 個のサンプル
図 5-34 低速度モードのコード分布
ADS127L21 ノイズ性能の分布
Sinc4 フィルタ、OSR = 64、30 ユニット
図 5-36 ノイズ性能の分布
ADS127L21 ノイズ性能と温度との関係
広帯域フィルタ、OSR = 64
図 5-38 ノイズ性能と温度との関係
ADS127L21 ダイナミック レンジの分布
広帯域フィルタ、OSR = 64、30 ユニット
図 5-40 ダイナミック レンジの分布
ADS127L21 入力電流と差動電圧との関係
プリチャージ バッファがオン
図 5-42 入力電流と差動電圧との関係
ADS127L21 入力電流と差動電圧との関係
プリチャージ バッファがオフ
図 5-44 入力電流と差動電圧との関係
ADS127L21 入力電流と温度との関係
プリチャージ バッファがオフ、VIN = フルスケール、VREF = 2.5V
図 5-46 入力電流と温度との関係
ADS127L21 入力電流と温度との関係
プリチャージ バッファがオン、VIN = フルスケール、VREF = 2.5V
図 5-48 入力電流と温度との関係
ADS127L21 オフセット誤差と温度との関係
 
図 5-50 オフセット誤差と温度との関係
ADS127L21 ゲイン誤差の分布
バッファがオン、30 ユニット
図 5-52 ゲイン誤差の分布
ADS127L21 ゲイン ドリフトの分布
プリチャージ バッファがオン、30 ユニット
図 5-54 ゲイン ドリフトの分布
ADS127L21 ゲイン誤差とクロック周波数との関係
公称クロック周波数で較正されたゲイン誤差
図 5-56 ゲイン誤差とクロック周波数との関係
ADS127L21 THD の分布
VREF = 2.5V、30 ユニット
図 5-58 THD の分布
ADS127L21 THD 過熱の分布
 
図 5-60 THD 過熱の分布
ADS127L21 相互変調歪み FFT
f1 = 9.7kHz、f2 = 10.3kHz、VIN = -6.5dBFS
図 5-62 相互変調歪み FFT
ADS127L21 INL 誤差と入力電圧との関係
 
図 5-64 INL 誤差と入力電圧との関係
ADS127L21 INL 誤差と入力電圧との関係
 
図 5-66 INL 誤差と入力電圧との関係
ADS127L21 INL の過熱分布
30 ユニット
図 5-68 INL の過熱分布
ADS127L21 DC CMRR と温度との関係
30 ユニット
図 5-70 DC CMRR と温度との関係
ADS127L21 CMRR と周波数との関係
低速度モード
図 5-72 CMRR と周波数との関係
ADS127L21 発振器周波数と温度との関係
30 ユニット
図 5-74 発振器周波数と温度との関係
ADS127L21 VCM 電圧と温度との関係
30 ユニット
図 5-76 VCM 電圧と温度との関係
ADS127L21 REFP 入力電流とリファレンス電圧との関係
REFP プリチャージ バッファがオン
図 5-78 REFP 入力電流とリファレンス電圧との関係
ADS127L21 DC PSRR と温度との関係
 
図 5-80 DC PSRR と温度との関係
ADS127L21 電源電流と温度との関係
最高速度モード
図 5-82 電源電流と温度との関係
ADS127L21 電源電流と温度との関係
中速度モード
図 5-84 電源電流と温度との関係
ADS127L21 IOVDD 電流とオーバーサンプリング比との関係
広帯域フィルタ
図 5-86 IOVDD 電流とオーバーサンプリング比との関係
ADS127L21 パワーダウン モードでの電源電流と温度との関係
 
図 5-88 パワーダウン モードでの電源電流と温度との関係