JAJSHV5B
June 2017 – August 2019
ADS1287
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
機能ブロック図
4
改訂履歴
5
概要(続き)
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Timing Requirements
7.7
Switching Characteristics
7.8
Typical Characteristics
8
Parameter Measurement Information
8.1
Noise Performance
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
Analog Input and Multiplexer
9.3.2
Programmable Gain Amplifier (PGA)
9.3.3
Modulator
9.3.3.1
Modulator Overrange
9.3.4
Voltage Reference Inputs (REFP, REFN)
9.3.5
Digital Filter
9.3.5.1
Sinc Filter Stage
9.3.5.2
FIR Filter Stage
9.3.5.3
Group Delay and Step Response
9.3.5.3.1
Linear Phase Response
9.3.5.3.2
Minimum Phase Response
9.3.5.4
HPF Stage
9.3.6
Reset (RESET Pin and Reset Command)
9.3.7
Master Clock Input (CLK)
9.4
Device Functional Modes
9.4.1
Operational Mode
9.4.2
Chop Mode
9.4.3
Offset
9.4.4
Power-Down Mode
9.4.5
Standby Mode
9.4.6
Synchronization
9.4.6.1
Pulse-Sync Mode
9.4.6.2
Continuous-Sync Mode
9.4.7
Reading Data
9.4.7.1
Read-Data-Continuous Mode (RDATAC)
9.4.7.2
Stop-Read-Data-Continuous-Mode (SDATAC)
9.4.8
Conversion Data Format
9.4.9
Offset and Full-Scale Calibration Registers
9.4.9.1
OFC[2:0] Registers
9.4.9.2
FSC[2:0] Registers
9.4.10
Calibration Command
9.4.10.1
OFSCAL Command
9.4.10.2
GANCAL Command
9.4.11
User Calibration
9.5
Programming
9.5.1
Serial Interface
9.5.1.1
Chip Select (CS)
9.5.1.2
Serial Clock (SCLK)
9.5.1.3
Data Input (DIN)
9.5.1.4
Data Output (DOUT)
9.5.1.5
Serial Interface Timeout
9.5.1.6
Data Ready (DRDY)
9.5.2
Commands
9.5.2.1
WAKEUP: Wake Up Command
9.5.2.2
STANDBY: Standby Mode Command
9.5.2.3
SYNC: Synchronize ADC Conversions
9.5.2.4
RESET: Reset Command
9.5.2.5
RDATAC: Read Data Continuous Mode Command
9.5.2.6
SDATAC: Stop Read Data Continuous Mode Command
9.5.2.7
RDATA: Read Data Command
9.5.2.8
RREG: Read Register Data Command
9.5.2.9
WREG: Write Register Data Command
9.5.2.10
OFSCAL: Offset Calibration Command
9.5.2.11
GANCAL: Gain Calibration Command
9.6
Register Map
9.6.1
Register Descriptions
9.6.1.1
ID/CFG: ID, Configuration Register (address = 00h) [reset = x0h]
Table 22.
ID/CFG Register Field Descriptions
9.6.1.2
CONFIG0: Configuration Register 0 (address = 01h) [reset = 52h]
Table 23.
CONFIG0 Register Field Descriptions
9.6.1.3
CONFIG1: Configuration Register 1 (address = 02h) [reset = 08h]
Table 24.
CONFIG1 Register Field Descriptions
9.6.1.4
High-Pass Filter Corner Frequency (HPFx) Registers (address = 03h, 04h) [reset = 32h, 03h]
Table 25.
HPF0, HPF1 Registers Field Description
9.6.1.5
Offset Calibration (OFCx) Registers (address = 05h, 06h, 07h) [reset = 00h, 00h, 00h]
Table 26.
OFC0, OFC1, OFC2 Registers Field Description
9.6.1.6
Full-Scale Calibration (FSCx) Registers (address = 08h, 09h, 0Ah) [reset = 00h, 00h, 40h]
Table 27.
FSC0, FSC1, FSC2 Registers Field Description
10
Application and Implementation
10.1
Application Information
10.2
Typical Applications
10.2.1
Geophone Application
10.2.2
Digital Interface
10.3
Initialization Set Up
11
Power Supply Recommendations
11.1
Analog Power Supplies
11.2
Digital Power Supply
11.3
Power-Supply Sequence
12
Layout
12.1
Layout Guidelines
13
デバイスおよびドキュメントのサポート
13.1
ドキュメントの更新通知を受け取る方法
13.2
コミュニティ・リソース
13.3
商標
13.4
静電気放電に関する注意事項
13.5
Glossary
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RHF|24
サーマルパッド・メカニカル・データ
発注情報
jajshv5b_pm
1
特長
動作モードを選択可能
高分解能モード:
SNR: 113dB (1000SPS、ゲイン = 1)
消費電力: 4.5mW
低消費電力モード
SNR: 110dB (1000SPS、ゲイン = 1)
消費電力: 2.4mW
THD: -115dB
CMRR: 115dB
高インピーダンスのCMOS PGA
ゲイン: 1、2、4、8、16
データ・レート: 62.5SPS~1000SPS
柔軟なデジタル・フィルタ:
Sinc + FIR + IIR (選択可能)
リニアおよび最小位相応答
プログラム可能なハイパス・フィルタ
オフセットおよびゲインの較正
同期制御
SPI互換のインターフェイス
アナログ電源: 5Vまたは±2.5V
デジタル電源: 2.5V~3.3V