JAJSQN2A October   2023  – April 2024 AFE3256

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4改訂履歴
  6. 5デバイスおよびドキュメントのサポート
    1. 5.1 ドキュメントのサポート
      1. 5.1.1 関連資料
    2. 5.2 ドキュメントの更新通知を受け取る方法
    3. 5.3 サポート・リソース
    4. 5.4 商標
    5. 5.5 静電気放電に関する注意事項
    6. 5.6 用語集
  7. 6メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

AFE3256 は、フラットパネル検出器 (FPD) ベースのデジタル X 線システムの要件を満たすように設計された 256 チャネルのアナログ フロント エンド (AFE) です。このデバイスには 256 のインテグレータ、デュアル バンキング付きの相互関連付けダブル サンプラー (CDS)、および 256:2 のアナログ マルチプレクサが搭載されています。また、このデバイスには 2 つの 16 ビット逐次比較型 (SAR) A/D コンバータ (ADC) も内蔵されています。ADC からのシリアル データは、低電圧差動信号 (LVDS) 形式で利用可能です。

また、このデバイスは一般に読み出し集積回路 (ROIC) とも呼ばれ、複数の電力モードやシステム内デバッグ オプションなどの機能を使用して、システム全体の性能を最適化します。

スリープ モードとスタンバイ モードにより、バッテリ駆動のシステムにとって重要な大幅な省電力が可能になります。

パッケージ情報
部品番号 パッケージ(1) パッケージ サイズ(2)
AFE3256 TFU (COF、320) 38mm × 28mm
AFE3256 TFV (COF、315) 48mm × 17.33mm
利用可能なパッケージについては、データシートの末尾にあるパッケージ オプションについての付録を参照してください。
パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
AFE3256 AFE3256 のブロック図 AFE3256 のブロック図