JAJSGF0A October   2018  – January 2019 AFE7444

PRODUCTION DATA.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
    1.     機能ブロック図
  4. 4改訂履歴
  5. 5概要（続き）
  6. 6デバイスおよびドキュメントのサポート
    1. 6.1 ドキュメントの更新通知を受け取る方法
    2. 6.2 コミュニティ・リソース
    3. 6.3 商標
    4. 6.4 静電気放電に関する注意事項
    5. 6.5 Glossary
  7. 7メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 4 つの 14 ビット、9GSPS の DAC
    • 最大 800MHz の信号帯域幅
    • チャネルごとに 1 つの DSA により出力電力を調整
  • 4 つの 14 ビット、3GSPS の ADC
    • 最大 800MHz の信号帯域幅
    • NSD: -151dBFS/Hz
    • fIN = 2.6GHz、-3dBFS 時の AC 性能
      • SNR: 55dBFS
      • SFDR: 73dBc (HD2、HD3)
      • SFDR： 91dBc (ワーストのスプリアス)
    • チャネルごとに 2 つの DSA によりダイナミック・レンジが拡大
    • RF およびデジタル電力検出器
  • RF 周波数範囲: 10MHz～6GHz
  • 高速な周波数ホッピング： 1µs 未満
  • 受信デジタル信号パス
    • ADC ごとのデュアル DDC
    • DDC ごとに 3 相のコヒーレントな 32 ビット NCO
    • デシメーション比: 3x～32x
  • 送信デジタル信号パス
    • DAC ごとのデュアル DUC、32 ビット NCO 付き
    • 補間比率: 8x～36x
    • sin(x)/x 訂正および構成可能な遅延
    • パワー・アンプ保護 (PAP)
  • JESD204B インターフェイス
    • 8 つの最大 15Gbps のトランシーバ
    • サブクラス 1 のマルチチップ同期
  • クロック
    • PLL および VCO 内蔵、バイパス・オプション付き
    • 最大 3GHz のクロック出力、クロック分周器付き
  • DAC 消費電力： 9GSPS で 1.7W/ch
  • ADC 消費電力： 3GSPS で 1.8W/ch
  • パッケージ: 17mm×17mm FC BGA、0.8mm ピッチ