JAJSLT6G April 2021 – May 2024 AM2431 , AM2432 , AM2434
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
OSPI0 には、PHY モードと Tap モードの 2 つのデータ キャプチャ モードがあります。
PHY モードでは、内部リファレンス クロックを使用し、DLL ベースの PHY 経由でデータを送受信します。ここで、各リファレンス クロック サイクルは、シングル データ レート (SDR) 転送の場合は OSPI0_CLK の 1 サイクル、ダブル データ レート (DDR) 転送の場合は OSPI0_CLK の半サイクルを生成します。PHY モードは、受信データ キャプチャ クロックについて 4 つのクロック トポロジをサポートしています。内部 PHY ループバック - 内部リファレンス クロックを PHY 受信データ キャプチャ クロックとして使用します。内部 Pad ループバック - OSPI0_LBCLKO ピンから PHY にループバックされた OSPI0_LBCLKO を、PHY 受信データ キャプチャ クロックとして使用します。外部ボード ループバック - OSPI0_DQS ピンから PHY にループバックされた OSPI0_LBCLKO を、PHY 受信データ キャプチャ クロックとして使用します。DQS - 接続されたデバイスからの DQS 出力を、PHY 受信データ キャプチャ クロックとして使用します。内部 Pad ループバックおよび DQS クロック トポロジを使用するとき、SDR 転送はサポートされません。内部 PHY ループバックまたは内部 Pad ループバック クロック トポロジを使用するとき、DDR 転送はサポートされません。
Tap モードは、タップを選択可能な内部リファレンス クロックを使用し、OSPI0_CLK に相対的なデータの送受信キャプチャ遅延を調整します。OSPI0_CLK は、SDR 転送では内部リファレンス クロックの 4 分周、DDR 転送では内部リファレンス クロックの 8 分周です。Tap モードは、受信データ キャプチャ クロックについて 1 つのクロック トポロジのみをサポートします。ループバックなし - 内部リファレンス クロックを Tap 受信データ キャプチャ クロックとして使用します。このクロック トポロジは、最大 200MHz の内部リファレンス クロック レートをサポートし、SDR モードでは 50MHz、DDR モードでは 25MHz までの OSPI0_CLK レートを生成します。
オクタル シリアル ペリフェラル インターフェイスの機能の詳細および追加の説明情報については、「信号の説明」および「詳細説明」セクションの対応するサブセクションを参照してください。
セクション 6.10.5.14.1 は PHY モードに関連するタイミング要件とスイッチング特性を、セクション 6.10.5.14.2 は Tap モードに関連するタイミング要件とスイッチング特性を、それぞれ定義します。
OSPI0 のタイミング条件を、表 6-93 に示します。
| パラメータ | モード | 最小値 | 最大値 | 単位 | ||
|---|---|---|---|---|---|---|
| 入力条件 | ||||||
| SRI | 入力スルーレート | 1 | 6 | V/ns | ||
| 出力条件 | ||||||
| CL | 出力負荷容量 | 3 | 10 | pF | ||
| PCB 接続要件 | ||||||
| td(Trace Delay) | OSPI0_CLK パターンの伝搬遅延 | ループバックなし 内部 PHY ループバック 内部 Pad ループバック |
450 | ps | ||
| OSPI0_LBCLKO パターンの伝搬遅延 | 外部ボードのループバック | 2L(1) - 30 | 2L(1) + 30 | ps | ||
| OSPI0_DQS パターンの伝搬遅延 | DQS | L(1) - 30 | L(1) + 30 | ps | ||
| td(Trace Mismatch Delay) | OSPI0_CLK に対する OSPI0_D[7:0] と OSPI0_CSn[3:0] の伝搬遅延ミスマッチ | すべてのモード | 60 | ps | ||
詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「オクタル シリアル ペリフェラル インターフェイス (OSPI)」セクションを参照してください。