JAJSLT6 データシート

JAJSLT6G April 2021 – May 2024 AM2431 , AM2432 , AM2434

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 概要
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 関連製品
5 端子構成および機能
1. 5.1 ピンダイアグラム
  1. 5.1.1 AM243x ALV のピン配置図
  2. 5.1.2 AM243x ALX のピン配置図
2. 5.2 ピン属性
3. 5.3 信号の説明
  1. 17
  2. 5.3.1 AM243x_ALX パッケージ - サポートされていないインターフェイスと信号
  3. 5.3.2 ADC
    1. メインドメインインスタンス
      1. 21
  4. 5.3.3 CPSW
    1. メインドメインインスタンス
      1. 24
      2. 25
      3. 26
      4. 27
      5. 5.3.3.1.1 CPSW3G IOSET
  5. 5.3.4 CPTS
    1. メインドメインインスタンス
      1. 31
      2. 32
  6. 5.3.5 DDRSS
    1. メインドメインインスタンス
      1. 35
  7. 5.3.6 ECAP
    1. メインドメインインスタンス
      1. 38
      2. 39
      3. 40
  8. 5.3.7 エミュレーションおよびデバッグ
    1. メインドメインインスタンス
      1. 43
    2. MCU ドメインのインスタンス
      1. 45
  9. 5.3.8 EPWM
    1. メインドメインインスタンス
      1. 48
      2. 49
      3. 50
      4. 51
      5. 52
      6. 53
      7. 54
      8. 55
      9. 56
      10. 57
  10. 5.3.9 EQEP
    1. メインドメインインスタンス
      1. 60
      2. 61
      3. 62
  11. 5.3.10 FSI
    1. メインドメインインスタンス
      1. 65
      2. 66
      3. 67
      4. 68
      5. 69
      6. 70
      7. 71
      8. 72
  12. 5.3.11 GPIO
    1. メインドメインインスタンス
      1. 75
      2. 76
    2. MCU ドメインのインスタンス
      1. 78
  13. 5.3.12 GPMC
    1. メインドメインインスタンス
      1. 81
      2. 5.3.12.1.1 GPMC0 の IOSET (ALV)
  14. 5.3.13 I2C
    1. メインドメインインスタンス
      1. 85
      2. 86
      3. 87
      4. 88
    2. MCU ドメインのインスタンス
      1. 90
      2. 91
  15. 5.3.14 MCAN
    1. メインドメインインスタンス
      1. 94
      2. 95
  16. 5.3.15 SPI (MCSPI)
    1. メインドメインインスタンス
      1. 98
      2. 99
      3. 100
      4. 101
      5. 102
    2. MCU ドメインのインスタンス
      1. 104
      2. 105
  17. 5.3.16 MMC
    1. メインドメインインスタンス
      1. 108
      2. 109
  18. 5.3.17 OSPI
    1. メインドメインインスタンス
      1. 112
  19. 5.3.18 電源
    1. 114
  20. 5.3.19 PRU_ICSSG
    1. メインドメインインスタンス
      1. 117
      2. 118
  21. 5.3.20 予約済み
    1. 120
  22. 5.3.21 SERDES
    1. メインドメインインスタンス
      1. 123
  23. 5.3.22 システム、その他
    1. 5.3.22.1 ブートモードの構成
      1. メインドメインインスタンス
        
        127
    2. 5.3.22.2 クロック
      1. MCU ドメインのインスタンス
        
        130
    3. 5.3.22.3 システム
      1. メインドメインインスタンス
        
        133
      2. MCU ドメインのインスタンス
        
        135
    4. 5.3.22.4 VMON
      1. 137
  24. 5.3.23 TIMER
    1. メインドメインインスタンス
      1. 140
    2. MCU ドメインのインスタンス
      1. 142
  25. 5.3.24 UART
    1. メインドメインインスタンス
      1. 145
      2. 146
      3. 147
      4. 148
      5. 149
      6. 150
      7. 151
    2. MCU ドメインのインスタンス
      1. 153
      2. 154
  26. 5.3.25 USB
    1. メインドメインインスタンス
      1. 157
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
8 アプリケーション、実装、およびレイアウト
9 デバイスおよびドキュメントのサポート
10改訂履歴
11メカニカル、パッケージ、および注文情報
1. 11.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

ALV|441
ALX|293

サーマルパッド・メカニカル・データ

発注情報

6.10.5.8.2 GPMC および NOR フラッシュ — 非同期モード

表 6-56 および表 6-57 に、GPMC および NOR フラッシュ - 非同期モードのタイミング要件とスイッチング特性を示します。

表 6-56 GPMC および NOR フラッシュのタイミング要件 – 非同期モード図 6-42、図 6-43、図 6-44、図 6-46 を参照

番号	パラメータ	説明	モード	最大値	単位
FA5^⁽¹⁾	t_acc(d)	データアクセス時間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	H^⁽⁴⁾	ns
FA20^⁽²⁾	t_{acc1-pgmode(d)}	ページモードの連続データアクセス時間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	P^⁽³⁾	ns
FA21^⁽¹⁾	t_{acc2-pgmode(d)}	ページモードの最初のデータアクセス時間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	H^⁽⁴⁾	ns

(1) FA5 パラメータは、入力データを内部的にサンプリングするために必要な時間を示します。これは、GPMC 機能クロックサイクル数で表されます。読み取りサイクルの開始から FA5 機能クロックサイクル経過後、入力データはアクティブな機能クロックエッジによって内部的にサンプリングされます。FA5 の値は、AccessTime レジスタビットフィールドに保存する必要があります。

(2) FA20 パラメータは、連続する入力ページデータを内部でサンプリングするために必要な時間を示します。これは、GPMC 機能クロックサイクル数で表されます。入力ページデータへの各アクセスの後、FA20 機能クロックサイクル経過後、次の入力ページデータはアクティブな機能クロックエッジによって内部的にサンプリングされます。FA20 の値は、PageBurstAccessTime レジスタのビットフィールドに保存する必要があります。

(3) P = PageBurstAccessTime × (TimeParaGranularity + 1) × GPMC_FCLK⁽⁵⁾

(4) H = AccessTime × (TimeParaGranularity + 1) × GPMC_FCLK⁽⁵⁾

(5) GPMC_FCLK は、汎用メモリコントローラの内部機能クロック周期で、ns 単位です。

表 6-57 GPMC および NOR フラッシュのスイッチング特性 – 非同期モード図 6-42、図 6-43、図 6-44、図 6-45、図 6-46、図 6-47 参照

番号	パラメータ	説明	モード^⁽¹⁵⁾	最小値	最大値	単位
番号	パラメータ	説明	モード^⁽¹⁵⁾	133MHz		単位
FA0	t_w(be[x]nV)	パルス幅、出力下位バイトイネーブルおよびコマンドラッチイネーブル GPMC_BE0n_CLE、出力上位バイトイネーブル GPMC_BE1n 有効時間	読み出し		N ⁽¹²⁾	ns
FA0	t_w(be[x]nV)		書き込み		N ⁽¹²⁾	ns
FA1	t_w(csnV)	パルス幅、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ low	読み出し		A ⁽¹⁾	ns
FA1	t_w(csnV)	パルス幅、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ low	書き込み		A ⁽¹⁾	ns
FA3	t_{d(csnV-advnIV)}	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力アドレス有効およびアドレスラッチイネーブルGPMC_ADVn_ALE 無効まで	読み出し	B - 2.1 ⁽²⁾	B + 2.1 ⁽²⁾	ns
FA3	t_{d(csnV-advnIV)}		書き込み	B - 2.1 ⁽²⁾	B + 2.1 ⁽²⁾	ns
FA4	t_{d(csnV-oenIV)}	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力イネーブル GPMC_OEn_REn 無効まで (単一読み取り)	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	C - 2.1 ⁽³⁾	C + 2.1 ⁽³⁾	ns
FA9	t_d(aV-csnV)	遅延時間、出力アドレス GPMC_A[27:1] 有効から出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J - 2.1 ⁽⁹⁾	J + 2.1 ⁽⁹⁾	ns
FA10	t_{d(be[x]nV-csnV)}	遅延時間、出力下位バイトイネーブルおよびコマンドラッチイネーブル GPMC_BE0n_CLE、出力上位バイトイネーブル GPMC_BE1n 有効から出力チップセレクト GPMC_CSn[i]⁽¹³⁾ まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J - 2.1 ⁽⁹⁾	J + 2.1 ⁽⁹⁾	ns
FA12	t_{d(csnV-advnV)}	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力アドレス有効、アドレスラッチイネーブル GPMC_ADVn_ALE 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	K - 2.1 ⁽¹⁰⁾	K + 2.1 ⁽¹⁰⁾	ns
FA13	t_d(csnV-oenV)	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力イネーブル GPMC_OEn_REn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	L - 2.1 ⁽¹¹⁾	L + 2.1 ⁽¹¹⁾	ns
FA16	t_w(aIV)	2 つの連続する読み取りおよび書き込みアクセスの間で、出力アドレス GPMC_A[26:1] が無効になるパルス幅	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	G ⁽⁷⁾		ns
FA18	t_{d(csnV-oenIV)}	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力イネーブル GPMC_OEn_REn 無効まで (バースト読み取り)	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	I - 2.1 ⁽⁸⁾	I + 2.1 ⁽⁸⁾	ns
FA20	t_w(aV)	パルス幅、出力アドレス GPMC_A[27:1] 有効 - 2 回目、3 回目、4 回目のアクセス	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	D ⁽⁴⁾		ns
FA25	t_d(csnV-wenV)	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力書き込みイネーブル GPMC_WEn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	E - 2.1 ⁽⁵⁾	E + 2.1 ⁽⁵⁾	ns
FA27	t_{d(csnV-wenIV)}	遅延時間、出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効から出力書き込みイネーブル GPMC_WEn 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	F - 2.1 ⁽⁶⁾	F + 2.1 ⁽⁶⁾	ns
FA28	t_d(wenV-dV)	遅延時間、出力書き込みイネーブル GPMC_WEn 有効から出力データ GPMC_AD[15:0] 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1		2.1	ns
FA29	t_d(dV-csnV)	遅延時間、出力データ GPMC_AD[15:0] 有効から出力チップセレクト GPMC_CSn[i]⁽¹³⁾ 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J - 2.1 ⁽⁹⁾	J + 2.1 ⁽⁹⁾	ns
FA37	t_d(oenV-aIV)	遅延時間、出力イネーブル GPMC_OEn_REn 有効から出力アドレス GPMC_AD[15:0] フェーズ終了まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1		2.1	ns

(1) 単一読み取りの場合：A = (CSRdOffTime - CSOnTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
単一書き込みの場合：A = (CSWrOffTime - CSOnTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
バースト読み取りの場合：A = (CSRdOffTime - CSOnTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
バースト書き込みの場合：A = (CSWrOffTime - CSOnTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
n はページバーストアクセス数

(2) 読み取りの場合：B = ((ADVRdOffTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (ADVExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾
書き込みの場合：B = ((ADVWrOffTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (ADVExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(3) C = ((OEOffTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (OEExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(4) D = PageBurstAccessTime × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾

(5) E = ((WEOnTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (WEExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(6) F = ((WEOffTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (WEExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(7) G = Cycle2CycleDelay × GPMC_FCLK⁽¹⁴⁾

(8) I = ((OEOffTime + (n - 1) × PageBurstAccessTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (OEExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(9) J = (CSOnTime × (TimeParaGranularity + 1) + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁴⁾

(10) K = ((ADVOnTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (ADVExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(11) L = ((OEOnTime - CSOnTime) × (TimeParaGranularity + 1) + 0.5 × (OEExtraDelay - CSExtraDelay)) × GPMC_FCLK⁽¹⁴⁾

(12) 単一読み取りの場合：N = RdCycleTime × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
単一書き込みの場合：N = WrCycleTime × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
バースト読み取りの場合：N = (RdCycleTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
バースト書き込みの場合：N = (WrCycleTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾

(13) GPMC_CSn[i] で、i は 0、1、2、または 3 です。

(14) GPMC_FCLK は、汎用メモリコントローラの内部機能クロック周期で、ns 単位です。

(15) div_by_1_mode に対し：

GPMC_CONFIG1_i レジスタ：GPMCFCLKDIVIDER = 0h：
- GPMC_CLK 周波数 = GPMC_FCLK 周波数

GPMC_FCLK_MUX に対し：

CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHSDIV_CLKOUT3 = 2000/15 = 133.33MHz

TIMEPARAGRANULARITY_X1 に対し：

GPMC_CONFIG1_i レジスタ：TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS に影響)

AM2434 AM2432 AM2431 GPMC および NOR フラッシュ — 非同期読み取り — シングルワード

A. GPMC_CSn[i] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、jis は 0 または 1 です。

B. FA5 パラメータは、入力データを内部でサンプリングするために必要な時間を示しています。これは、GPMC 機能クロックサイクル数で表されます。読み取りサイクルの開始から FA5 機能クロックサイクル経過後、入力データはアクティブな機能クロックエッジによって内部的にサンプリングされます。FA5 の値は、AccessTime レジスタビットフィールド内に格納する必要があります。

C. GPMC_FCLK は、外部に供給されない内部クロック (GPMC 機能クロック) です。

図 6-42 GPMC および NOR フラッシュ — 非同期読み取り — シングルワード