JAJSVM4A September   2024  – November 2024 AM2612

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 Package Comparison
    1. 4.1 Related Products
  6. 5 Terminal Configuration and Functions
    1. 5.1 Pin Diagram
      1. 5.1.1 AM261x ZCZ Pin Diagram
      2. 5.1.2 AM261x ZFG Pin Diagram
      3. 5.1.3 AM261x ZEJ Pin Diagram
      4. 5.1.4 AM261x ZNC Pin Diagram
    2. 5.2 Pin Attributes
      1.      15
      2.      16
    3. 5.3 Signal Descriptions
      1.      18
      2. 5.3.1  ADC
        1.       20
        2.       21
        3.       22
      3. 5.3.2  ADC_CAL
        1.       24
      4. 5.3.3  ADC VREF
        1.       26
      5. 5.3.4  CPSW
        1.       28
        2.       29
        3.       30
        4.       31
        5.       32
        6.       33
        7.       34
      6. 5.3.5  CPTS
        1.       36
      7. 5.3.6  DAC
        1.       38
      8. 5.3.7  EPWM
        1.       40
        2.       41
        3.       42
        4.       43
        5.       44
        6.       45
        7.       46
        8.       47
        9.       48
        10.       49
      9. 5.3.8  EQEP
        1.       51
        2.       52
      10. 5.3.9  FSI
        1.       54
        2.       55
      11. 5.3.10 GPIO
        1.       57
      12. 5.3.11 GPMC0
        1.       59
      13. 5.3.12 I2C
        1.       61
        2.       62
        3.       63
      14. 5.3.13 LIN
        1.       65
        2.       66
        3.       67
      15. 5.3.14 MCAN
        1.       69
        2.       70
      16. 5.3.15 SPI (MCSPI)
        1.       72
        2.       73
        3.       74
        4.       75
      17. 5.3.16 MMC
        1.       77
      18. 5.3.17 Power Supply
        1.       79
      19. 5.3.18 PRU-ICSS
        1.       81
        2.       82
        3.       83
        4.       84
        5.       85
      20. 5.3.19 OSPI
        1.       87
        2.       88
      21. 5.3.20 SDFM
        1.       90
        2.       91
      22. 5.3.21 System and Miscellaneous
        1. 5.3.21.1 Boot Mode Configuration
          1.        94
        2. 5.3.21.2 Clocking
          1.        96
          2.        97
          3.        98
        3. 5.3.21.3 Emulation and Debug
          1.        100
          2.        101
        4. 5.3.21.4 SYSTEM
          1.        103
        5. 5.3.21.5 USB0
          1.        105
        6. 5.3.21.6 VMON
          1.        107
        7.       108
          1.        109
      23. 5.3.22 UART
        1.       111
        2.       112
        3.       113
        4.       114
        5.       115
        6.       116
      24. 5.3.23 XBAR
        1.       118
        2.       119
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 Recommended Operating Conditions
    3. 6.3 Electrical Characteristics
      1. 6.3.1 Digital and Analog IO Electrical Characteristics
    4. 6.4 Thermal Resistance Characteristics
      1. 6.4.1 Package Thermal Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Processor Subsystems
      1. 7.2.1 Arm Cortex-R5F Subsystem
  9. 8 Applications, Implementation, and Layout
    1. 8.1 Device Connection and Layout Fundamentals
      1. 8.1.1 External Oscillator
      2. 8.1.2 JTAG, EMU, and TRACE
      3. 8.1.3 Hardware Reference Design and Guidelines
  10. 9 Device and Documentation Support
    1. 9.1 Device Nomenclature
      1. 9.1.1 Device Naming Convention
    2. 9.2 Tools and Software
    3. 9.3 Documentation Support
    4. 9.4 Support Resources
    5. 9.5 Trademarks
    6. 9.6 Electrostatic Discharge Caution
    7. 9.7 Glossary
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • ZFG|304
サーマルパッド・メカニカル・データ
発注情報

1 特長

プロセッサ コア：
  • シングルおよびデュアル Arm® Cortex® R5F CPU、各コアは最大 500MHz で動作
    • 16KB I キャッシュ、64 ビット ECC サポート (各 CPU コア)
    • 16KB D キャッシュ、32 ビット ECC サポート (各 CPU コア)
    • 各コアに 256KB 密結合メモリ (TCM)、32 ビット ECC 搭載
    • ロックステップまたはデュアル コア動作をサポート
  • 三角関数を高速化する三角関数演算ユニット (TMU)
    • 最大 2 個の TMU、R5F MCU コアごとに 1 個
メモリ サブシステム：
  • 1.5MB のオンチップ共有 SRAM (3 バンク × 512KB)。1.5MB OCSRAM 全体に対応する ECC エラー保護。

  • 256KB のリモート低レイテンシ L2 キャッシュ (RL2)、ソフトウェア プログラマブル、SRAM から割り当てられたすべてのコア間で共有

システム オン チップ (SoC) サービスおよびアーキテクチャ：
  • 1 個の EDMA でデータ移動機能をサポート
  • 以下のインターフェイスからのデバイス ブートをサポート：
    • UART (プライマリ / バックアップ)

    • OSPI NOR および NAND フラッシュ (50MHz SDR および 25MHz DDR)

    • USB ペリフェラル ブート
  • プロセッサ間通信モジュール
    • 複数の R5F CPU と HSM CPU で動作するプロセス同期用の SPINLOCK モジュール
    • CTRLMMR レジスタに MAILBOX 機能を実装
フラッシュ メモリ インターフェイス：
  • 2 つのオクタル シリアル ペリフェラル インターフェイス (OSPI)、最大 133MHz SDR および最大 133MHz DDR、1.8V および 3.3V で次に使用可能
    • フル XIP (eXecute In Place) をサポートする外部フラッシュ メモリ

    • RAM の拡張 / FOTA

  • 1 個の 4 ビット マルチ メディア カード / セキュア デジタル (MMC/SD) インターフェイス
  • 汎用メモリ コントローラ (GPMC)
    • 22 ビットのアドレス バスを持つ 16 ビットのパラレル データ バス、4 つのチップ セレクト
    • 最大 4MB のアドレス可能なメモリ空間
    • エラー チェック用の内蔵エラー特定モジュール (ELM) 対応

一般的な接続機能：

  • 6 個の UART (Universal Asynchronous RX-TX) モジュール
  • 4 個のシリアル ペリフェラル インターフェイス (SPI) コントローラ
  • 3 個の LIN (Local Interconnect Network) ポート
  • 3 個の I2C (Inter-Integrated Circuit) ポート
  • 2 個のモジュラー コントローラ エリア ネットワーク (MCAN) モジュール、CAN-FD 対応
  • 1 個の高速シリアル インターフェイス トランスミッタ (FSITX)、最大 200Mbps
  • 1 個の高速シリアル インターフェイス レシーバ (FSIRX)、最大 200Mbps
  • 最大 140 本の汎用 I/O (GPIO) ピン
USB 2.0
  • USB ホスト、USB デバイス、USB デュアルロール デバイスとして構成可能なポート
  • USB 2.0 ホスト モード
    • ハイスピード (HS、480Mbps)
    • フルスピード (FS、12Mbps)
    • ロースピード (LS、1.5Mbps)
  • USB 2.0 デバイス モード
    • ハイスピード (HS、480Mbps)
    • フルスピード (FS、12Mbps)
センシングと差動：
  • リアルタイム制御サブシステム (CONTROLSS)
  • フレキシブルな入出力クロスバー (XBAR)
  • 3 個の 12 ビット A/D コンバータ (ADC)、最大サンプリング レート 3MSPS
    • 各 ADC モジュールに次を搭載
      • 7 個のシングルエンド チャネルまたは
      • 3 個の差動チャネル
    • 高度に構成可能な ADC デジタル ロジック
      • 選択可能な内部または外部リファレンス
      • 各 ADC モジュールに 4 つの後処理ブロック
  • 9 個のアナログ コンパレータ、内部 12 ビット DAC リファレンス (CMPSS-A)
  • 1 個の 12 ビット D/A コンバータ (DAC)
  • 10 個の拡張高分解能パルス幅変調器 (eHRPWM) モジュール
    • シングルまたはデュアル PWM チャンネル
    • 高度な PWM 構成
    • 拡張 HRPWM により、PWM の時間分解能を EPWM に拡張
  • 8 個の拡張キャプチャ (ECAP) モジュール
  • 2 個の拡張直交エンコーダ パルス (EQEP) モジュール
  • 2 個のシグマ-デルタ フィルタ モジュール (SDFM)

産業用コネクティビティ：

  • 2 個のプログラマブル リアルタイム ユニット - 産業用通信サブシステム (2 個の PRU-ICSS)
    • ICSS ごとに 2 個の PRU、合計 4 個の PRU コア
    • デュアル コア プログラマブル リアルタイム ユニット サブシステム (PRU0/PRU1)
      • 確定的なハードウェア
      • 動的ファームウェア
    • 20 チャネル拡張入力 (eGPI) (各 PRU)
    • 20 チャネル拡張出力 (eGPO) (各 PRU)
    • 組込みペリフェラルおよびメモリ
      • 1 個の UART、1 個の ECAP
      • 1 個の MDIO、1 個の IEP
      • 1 個の 32KB 共有汎用 RAM
      • 2 個の 8KB 共有データ RAM
      • 1 個の 12KB IRAM (各 PRU)
      • スクラッチパッド (SPAD)、MAC/CRC
    • デジタル エンコーダおよびシグマ-デルタ制御ループ
    • PRU-ICSS は、次に示す高度な産業用プロトコルを可能にします。
      • EtherCAT®、Ethernet/IP™
      • PROFINET®、IO-Link®
    • 専用割り込みコントローラ (INTC)
    • 動的な CONTROLSS XBAR 統合
    • 標準イーサネット (EMAC) をサポート – 最大 2 つの外部ポート
高速インターフェイス
  • 内蔵イーサネット スイッチ (CPSW3G)
    • 2 つの外部ポートと 1 つの内部ポートをサポート、MII/RMII/RGMII を選択可能
    • IEEE 1588 (2008 Annex D、Annex E、Annex F) と 802.1AS PTP
    • Clause 45 MDIO PHY 管理
    • 512 個の ALE エンジン ベースのパケット クラシファイア
    • 最大 2KB のパケット サイズに対応する優先フロー制御
    • 4 つの CPU ハードウェア割り込みペース設定
    • ハードウェアの IP/UDP/TCP チェックサム オフロード
    • TSN をサポート
セキュリティ：
  • ハードウェア セキュリティ モジュール (HSM)、Auto SHE 1.1/EVITA 対応
  • ISO 21434 準拠を対象
  • セキュア ブート対応
    • デバイス テイク オーバー保護
    • ハードウェアによる信頼の基点
    • 認証済みブート
    • SW アンチロールバック保護
  • デバッグ セキュリティ
    • 正規の認証完了後のみセキュアなデバイス デバッグを実行
    • デバイス デバッグ機能を無効にする機能
  • デバイス ID とキー管理
    • OTP メモリ (FUSEROM) のサポート
      • ルート キーとその他のセキュリティ フィールドを格納
    • 個別の EFUSE コントローラと FUSE ROM
    • 一意のデバイス公開識別子
  • メモリ保護ユニット (MPU)
    • Cortex®-R5F コアごとの専用 Arm® MPU
    • システム MPU - SoC 内の各種インターフェイスに存在 (MPU またはファイアウォール)
    • 8～16 のプログラム可能領域
      • イネーブル / 特権 ID
      • 開始 / 終了アドレス
      • 読み取り / 書き込み / キャッシュ可能
      • セキュア / ノンセキュア
  • 暗号化アクセラレーション機能
    • DMA サポート付きの暗号化コア
    • AES - 128/192/256 ビットのキー サイズ
    • SHA2 - 256/384/512 ビットのサポート
    • DRBG、擬似および真性乱数発生器搭載
機能安全：
  • 機能安全要件を満たすシステムの設計の実現
    • エラー通知モジュール(ESM)
    • 演算上特に重要なメモリの ECC またはパリティ
    • 内蔵セルフ テスト (BIST) オンチップ RAM
    • 電圧 / 温度 / クロックの監視、ウィンドウ付きウォッチドッグ タイマ、CRC エンジンを搭載したランタイム内部診断モジュールによるメモリ整合性チェック
  • 機能安全規格準拠を対象とする [産業用]
    • 機能安全アプリケーション向けに開発
    • IEC 61508 機能安全システム設計を支援するドキュメントを準備中
    • SIL-3 までの決定論的対応能力に対応予定
    • SIL-3 までのハードウェア安全度に対応予定
    • 安全関連の認証
      • IEC 61508 予定
  • 機能安全規格準拠を対象とする [車載用]
    • 機能安全アプリケーション向けに開発
    • ISO 26262 機能安全システム設計を支援するドキュメントを準備中
    • ASIL-D までの決定論的対応能力に対応予定
    • ASIL-D までのハードウェア安全度に対応予定
    • 安全関連の認証
      • ISO 26262 予定
テクノロジ / パッケージ：
  • 車載アプリケーション向けに AEC-Q100 認証済み
  • パッケージ オプション
    • 複数の NFBGA パッケージに対応 (セクション 3 を参照)
    • 0.5mm、 0.65mm および 0.8mm ピッチ オプション