JAJSOO8B June   2022  – June 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 改訂履歴
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
      1.      12
      2.      13
    3. 6.3 信号の説明
      1.      15
      2. 6.3.1  CPSW3G
        1. 6.3.1.1 メイン ドメイン
          1.        18
          2.        19
          3.        20
          4.        21
      3. 6.3.2  CPTS
        1. 6.3.2.1 メイン ドメイン
          1.        24
      4. 6.3.3  CSI-2
        1. 6.3.3.1 メイン ドメイン
          1.        27
      5. 6.3.4  DDRSS
        1. 6.3.4.1 メイン ドメイン
          1.        30
      6. 6.3.5  DSS
        1. 6.3.5.1 メイン ドメイン
          1.        33
      7. 6.3.6  ECAP
        1. 6.3.6.1 メイン ドメイン
          1.        36
          2.        37
          3.        38
      8. 6.3.7  エミュレーションおよびデバッグ
        1. 6.3.7.1 メイン ドメイン
          1.        41
        2. 6.3.7.2 MCU ドメイン
          1.        43
      9. 6.3.8  EPWM
        1. 6.3.8.1 メイン ドメイン
          1.        46
          2.        47
          3.        48
          4.        49
      10. 6.3.9  EQEP
        1. 6.3.9.1 メイン ドメイン
          1.        52
          2.        53
          3.        54
      11. 6.3.10 GPIO
        1. 6.3.10.1 メイン ドメイン
          1.        57
          2.        58
        2. 6.3.10.2 MCU ドメイン
          1.        60
      12. 6.3.11 GPMC
        1. 6.3.11.1 メイン ドメイン
          1.        63
      13. 6.3.12 I2C
        1. 6.3.12.1 メイン ドメイン
          1.        66
          2.        67
          3.        68
          4.        69
        2. 6.3.12.2 MCU ドメイン
          1.        71
        3. 6.3.12.3 WKUP ドメイン
          1.        73
      14. 6.3.13 MCAN
        1. 6.3.13.1 メイン ドメイン
          1.        76
        2. 6.3.13.2 MCU ドメイン
          1.        78
          2.        79
      15. 6.3.14 MCASP
        1. 6.3.14.1 メイン ドメイン
          1.        82
          2.        83
          3.        84
      16. 6.3.15 MCSPI
        1. 6.3.15.1 メイン ドメイン
          1.        87
          2.        88
          3.        89
        2. 6.3.15.2 MCU ドメイン
          1.        91
          2.        92
      17. 6.3.16 MDIO
        1. 6.3.16.1 メイン ドメイン
          1.        95
      18. 6.3.17 MMC
        1. 6.3.17.1 メイン ドメイン
          1.        98
          2.        99
          3.        100
      19. 6.3.18 OLDI
        1. 6.3.18.1 メイン ドメイン
          1.        103
      20. 6.3.19 OSPI
        1. 6.3.19.1 メイン ドメイン
          1.        106
      21. 6.3.20 電源
        1.       108
      22. 6.3.21 PRUSS
        1. 6.3.21.1 メイン ドメイン
          1.        111
          2.        112
      23. 6.3.22 予約済み
        1.       114
      24. 6.3.23 システム、その他
        1. 6.3.23.1 ブート モードの構成
          1. 6.3.23.1.1 メイン ドメイン
            1.         118
        2. 6.3.23.2 クロック
          1. 6.3.23.2.1 MCU ドメイン
            1.         121
          2. 6.3.23.2.2 WKUP ドメイン
            1.         123
        3. 6.3.23.3 システム
          1. 6.3.23.3.1 メイン ドメイン
            1.         126
          2. 6.3.23.3.2 MCU ドメイン
            1.         128
          3. 6.3.23.3.3 WKUP ドメイン
            1.         130
        4. 6.3.23.4 VMON
          1.        132
      25. 6.3.24 TIMER
        1. 6.3.24.1 メイン ドメイン
          1.        135
        2. 6.3.24.2 MCU ドメイン
          1.        137
        3. 6.3.24.3 WKUP ドメイン
          1.        139
      26. 6.3.25 UART
        1. 6.3.25.1 メイン ドメイン
          1.        142
          2.        143
          3.        144
          4.        145
          5.        146
          6.        147
          7.        148
        2. 6.3.25.2 MCU ドメイン
          1.        150
        3. 6.3.25.3 WKUP ドメイン
          1.        152
      27. 6.3.26 USB
        1. 6.3.26.1 メイン ドメイン
          1.        155
          2.        156
    4. 6.4 ピン接続要件
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  AEC-Q100 未認定デバイスの ESD 定格
    3. 7.3  AMC パッケージの AEC-Q100 認定デバイスの ESD 定格
    4. 7.4  電源投入時間 (POH)
    5. 7.5  推奨動作条件
    6. 7.6  動作性能ポイント
    7. 7.7  消費電力の概略
    8. 7.8  電気的特性
      1. 7.8.1  I2C オープン ドレインおよびフェイルセーフ (I2C OD FS) の電気的特性
      2. 7.8.2  フェイルセーフ リセット (FS RESET) の電気的特性
      3. 7.8.3  高周波発振器 (HFOSC) の電気的特性
      4. 7.8.4  低周波数発振器 (LFXOSC) の電気的特性
      5. 7.8.5  SDIO 電気的特性
      6. 7.8.6  LVCMOS 電気的特性
      7. 7.8.7  OLDI LVDS (OLDI) の電気的特性
      8. 7.8.8  CSI-2 (D-PHY) の電気的特性
      9. 7.8.9  USB2PHY の電気的特性
      10. 7.8.10 DDR の電気的特性
    9. 7.9  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 7.9.1 OTP eFuse プログラミングの推奨動作条件
      2. 7.9.2 ハードウェア要件
      3. 7.9.3 プログラミング シーケンス
      4. 7.9.4 ハードウェア保証への影響
    10. 7.10 熱抵抗特性
      1. 7.10.1 ALW および AMC パッケージの熱抵抗特性
    11. 7.11 タイミングおよびスイッチング特性
      1. 7.11.1 タイミング パラメータおよび情報
      2. 7.11.2 電源要件
        1. 7.11.2.1 電源スルーレートの要件
        2. 7.11.2.2 電源シーケンス
          1. 7.11.2.2.1 パワーアップ シーケンス
          2. 7.11.2.2.2 パワーダウン シーケンス
          3. 7.11.2.2.3 部分 IO 電源シーケンス
      3. 7.11.3 システムのタイミング
        1. 7.11.3.1 リセット タイミング
        2. 7.11.3.2 エラー信号タイミング
        3. 7.11.3.3 クロックのタイミング
      4. 7.11.4 クロック仕様
        1. 7.11.4.1 入力クロック / 発振器
          1. 7.11.4.1.1 MCU_OSC0 内部発振器クロック ソース
            1. 7.11.4.1.1.1 負荷容量
            2. 7.11.4.1.1.2 シャント容量
          2. 7.11.4.1.2 MCU_OSC0 LVCMOS デジタル クロック ソース
          3. 7.11.4.1.3 WKUP_LFOSC0 内部発振器クロック ソース
          4. 7.11.4.1.4 WKUP_LFOSC0 LVCMOS デジタル クロック ソース
          5. 7.11.4.1.5 WKUP_LFOSC0 を使用しない場合
        2. 7.11.4.2 出力クロック
        3. 7.11.4.3 PLL
        4. 7.11.4.4 クロックおよび制御信号の遷移に関する推奨システム上の注意事項
      5. 7.11.5 ペリフェラル
        1. 7.11.5.1  CPSW3G
          1. 7.11.5.1.1 CPSW3G MDIO のタイミング
          2. 7.11.5.1.2 CPSW3G RMII のタイミング
          3. 7.11.5.1.3 CPSW3G RGMII のタイミング
        2. 7.11.5.2  CPTS
        3. 7.11.5.3  CSI-2
        4. 7.11.5.4  DDRSS
        5. 7.11.5.5  DSS
        6. 7.11.5.6  ECAP
        7. 7.11.5.7  エミュレーションおよびデバッグ
          1. 7.11.5.7.1 トレース
          2. 7.11.5.7.2 JTAG
        8. 7.11.5.8  EPWM
        9. 7.11.5.9  EQEP
        10. 7.11.5.10 GPIO
        11. 7.11.5.11 GPMC
          1. 7.11.5.11.1 GPMC および NOR フラッシュ — 同期モード
          2. 7.11.5.11.2 GPMC および NOR フラッシュ — 非同期モード
          3. 7.11.5.11.3 GPMC および NAND フラッシュ — 非同期モード
        12. 7.11.5.12 I2C
        13. 7.11.5.13 MCAN
        14. 7.11.5.14 MCASP
        15. 7.11.5.15 MCSPI
          1. 7.11.5.15.1 MCSPI — コントローラ モード
          2. 7.11.5.15.2 MCSPI — ペリフェラル モード
        16. 7.11.5.16 MMCSD
          1. 7.11.5.16.1 MMC0 - eMMC/SD/ SDIO インターフェイス
            1. 7.11.5.16.1.1  レガシー SDR モード
            2. 7.11.5.16.1.2  高速 SDR モード
            3. 7.11.5.16.1.3  HS200 モード
            4. 7.11.5.16.1.4  デフォルト速度モード
            5. 7.11.5.16.1.5  高速モード
            6. 7.11.5.16.1.6  UHS–I SDR12 モード
            7. 7.11.5.16.1.7  UHS–I SDR25 モード
            8. 7.11.5.16.1.8  UHS–I SDR50 モード
            9. 7.11.5.16.1.9  UHS–I DDR50 モード
            10. 7.11.5.16.1.10 UHS–I SDR104 モード
          2. 7.11.5.16.2 MMC1/MMC2 - SD/SDIO インターフェイス
            1. 7.11.5.16.2.1 デフォルト速度モード
            2. 7.11.5.16.2.2 高速モード
            3. 7.11.5.16.2.3 UHS–I SDR12 モード
            4. 7.11.5.16.2.4 UHS–I SDR25 モード
            5. 7.11.5.16.2.5 UHS–I SDR50 モード
            6. 7.11.5.16.2.6 UHS–I DDR50 モード
            7. 7.11.5.16.2.7 UHS–I SDR104 モード
        17. 7.11.5.17 OLDI
          1. 7.11.5.17.1 OLDI0 のスイッチング特性
        18. 7.11.5.18 OSPI
          1. 7.11.5.18.1 OSPI0 PHY モード
            1. 7.11.5.18.1.1 PHY データ トレーニング付き OSPI0
            2. 7.11.5.18.1.2 データ トレーニングなし OSPI0
              1. 7.11.5.18.1.2.1 OSPI0 PHY SDR のタイミング
              2. 7.11.5.18.1.2.2 OSPI0 PHY DDR のタイミング
          2. 7.11.5.18.2 OSPI0 タップ モード
            1. 7.11.5.18.2.1 OSPI0 タップ SDR のタイミング
            2. 7.11.5.18.2.2 OSPI0 タップ DDR のタイミング
        19. 7.11.5.19 PRUSS
          1. 7.11.5.19.1 PRUSS プログラマブル リアルタイム ユニット (PRU)
            1. 7.11.5.19.1.1 PRUSS PRU 直接出力モードのタイミング
            2. 7.11.5.19.1.2 PRUSS PRU パラレル キャプチャ モードのタイミング
            3. 7.11.5.19.1.3 PRUSS PRU シフト モードのタイミング
          2. 7.11.5.19.2 PRUSS 産業用イーサネット ペリフェラル (IEP)
            1. 7.11.5.19.2.1 PRUSS IEP のタイミング
          3. 7.11.5.19.3 PRUSS UART (Universal Asynchronous Receiver Transmitter)
            1. 7.11.5.19.3.1 PRUSS UART のタイミング
          4. 7.11.5.19.4 PRUSS 拡張キャプチャ ペリフェラル (ECAP)
            1. 7.11.5.19.4.1 PRUSS ECAP のタイミング
        20. 7.11.5.20 タイマ
        21. 7.11.5.21 UART
        22. 7.11.5.22 USB
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 プロセッサ サブシステム
      1. 8.2.1 Arm Cortex-A53 サブシステム
      2. 8.2.2 デバイス / パワー マネージャ
      3. 8.2.3 ARM Cortex-M4F
    3. 8.3 アクセラレータとコプロセッサ
      1. 8.3.1 グラフィックス処理ユニット (GPU)
      2. 8.3.2 プログラマブル リアルタイム ユニット サブシステム (PRUSS)
    4. 8.4 その他のサブシステム
      1. 8.4.1 デュアル クロック コンパレータ (DCC)
      2. 8.4.2 データ移動サブシステム (DMSS：Data Movement Subsystem)
      3. 8.4.3 メモリの巡回冗長性検査(MCRC)
      4. 8.4.4 ペリフェラル DMA コントローラ (PDMA)
      5. 8.4.5 リアルタイム クロック (RTC)
    5. 8.5 ペリフェラル
      1. 8.5.1  ギガビット イーサネット スイッチ (CPSW3G)
      2. 8.5.2  カメラ ストリーミング インターフェイス レシーバ (CSI_RX_IF)
      3. 8.5.3  DDR サブシステム (DDRSS)
      4. 8.5.4  ディスプレイ サブシステム (DSS)
      5. 8.5.5  拡張キャプチャ (ECAP)
      6. 8.5.6  エラー特定モジュール (ELM)
      7. 8.5.7  拡張パルス幅変調 (EPWM)
      8. 8.5.8  エラー通知モジュール(ESM)
      9. 8.5.9  拡張直交エンコーダ パルス (eQEP)
      10. 8.5.10 汎用インターフェイス (GPIO)
      11. 8.5.11 汎用メモリ コントローラ (GPMC)
      12. 8.5.12 グローバル時間ベース カウンタ (GTC)
      13. 8.5.13 I2C (Inter-Integrated Circuit)
      14. 8.5.14 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      15. 8.5.15 マルチチャネル オーディオ シリアル ポート (MCASP)
      16. 8.5.16 マルチチャネル シリアル ペリフェラル インターフェイス (MCSPI)
      17. 8.5.17 マルチメディア カード セキュア デジタル (MMCSD)
      18. 8.5.18 オクタル シリアル ペリフェラル インターフェイス (OSPI)
      19. 8.5.19 タイマ
      20. 8.5.20 UART (ユニバーサル非同期レシーバ / トランスミッタ)
      21. 8.5.21 ユニバーサル シリアル バス サブシステム (USBSS)
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 デバイスの接続およびレイアウトの基礎
      1. 9.1.1 電源
        1. 9.1.1.1 電源の設計
        2. 9.1.1.2 電源供給回路の実装ガイド
      2. 9.1.2 外部発振器
      3. 9.1.3 JTAG、EMU、およびトレース
      4. 9.1.4 リセット
      5. 9.1.5 未使用のピン
    2. 9.2 ペリフェラルおよびインターフェイス固有の設計情報
      1. 9.2.1 DDR 基板の設計およびレイアウトのガイドライン
      2. 9.2.2 OSPI/QSPI/SPI 基板の設計およびレイアウトのガイドライン
        1. 9.2.2.1 ループバックなし、内部 PHY ループバックおよび内部パッド ループバック
        2. 9.2.2.2 外部ボードのループバック
        3. 9.2.2.3 DQS (オクタル SPI デバイスでのみ使用可能)
      3. 9.2.3 USB VBUS 設計ガイドライン
      4. 9.2.4 システム電源監視設計ガイドライン
      5. 9.2.5 高速差動信号のルーティング ガイド
      6. 9.2.6 熱ソリューション ガイダンス
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスの命名規則
      1. 10.1.1 標準パッケージの記号化
      2. 10.1.2 デバイスの命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • AMC|441
サーマルパッド・メカニカル・データ
発注情報
表 6-25 GPMC0 信号の説明
信号名 [1]ピンの種類 [2]説明 [3]ALW ピン [4]AMC ピン [4]
GPMC0_ADVn_ALEOGPMC アドレス有効 (アクティブ Low) またはアドレス ラッチ イネーブルL23K20
GPMC0_CLKOGPMC クロックP25M19
GPMC0_DIROGPMC データ バス信号方向制御M22J19
GPMC0_FCLK_MUXOGPMC 機能クロック出力P25M19
GPMC0_OEn_REnOGPMC 出力イネーブル (アクティブ Low) または読み出しイネーブル (アクティブ Low)L24K21
GPMC0_WEnOGPMC 書き込みイネーブル (アクティブ Low)L25J17
GPMC0_WPnOGPMC フラッシュ書き込み保護 (アクティブ Low)K25J20
GPMC0_A0OZGPMC アドレス 0 出力。8 ビット データ非多重化メモリを効果的にアドレス指定するためにのみ使用されます。U22R21
GPMC0_A1OZGPMC アドレス 1 (A/D 非多重化モード) およびアドレス 17 (A/D 多重化モード) 出力V24P18
GPMC0_A2OZGPMC アドレス 2 (A/D 非多重化モード) およびアドレス 18 (A/D 多重化モード) 出力W25R18
GPMC0_A3OZGPMC アドレス 3 (A/D 非多重化モード) およびアドレス 19 (A/D 多重化モード) 出力W24R19
GPMC0_A4OZGPMC アドレス 4 (A/D 非多重化モード) およびアドレス 20 (A/D 多重化モード) 出力Y25R20
GPMC0_A5OZGPMC アドレス 5 (A/D 非多重化モード) およびアドレス 21 (A/D 多重化モード) 出力Y24T20
GPMC0_A6OZGPMC アドレス 6 (A/D 非多重化モード) およびアドレス 22 (A/D 多重化モード) 出力Y23T21
GPMC0_A7OZGPMC アドレス 7 (A/D 非多重化モード) およびアドレス 23 (A/D 多重化モード) 出力AA25T19
GPMC0_A8OZGPMC アドレス 8 (A/D 非多重化モード) およびアドレス 24 (A/D 多重化モード) 出力V21U21
GPMC0_A9OZGPMC アドレス 9 (A/D 非多重化モード) およびアドレス 25 (A/D 多重化モード) 出力W21R17
GPMC0_A10OZGPMC アドレス 10 (A/D 非多重化モード) およびアドレス 26 (A/D 多重化モード) 出力V20T18
GPMC0_A11OZGPMC アドレス 11 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AA23U20
GPMC0_A12OZGPMC アドレス 12 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AB25U19
GPMC0_A13OZGPMC アドレス 13 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AA24V21
GPMC0_A14OZGPMC アドレス 14 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)Y22U18
GPMC0_A15OZGPMC アドレス 15 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AA21V20
GPMC0_A16OZGPMC アドレス 16 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AB24W21
GPMC0_A17OZGPMC アドレス 17 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)Y20T17
GPMC0_A18OZGPMC アドレス 18 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AC25T16
GPMC0_A19OZGPMC アドレス 19 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)AC24U17
GPMC0_A20OZGPMC アドレス 20 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)K24H19
GPMC0_A21OZGPMC アドレス 21 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)V25P17
GPMC0_A22OZGPMC アドレス 22 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)K25J20
GPMC0_AD0IOGPMC データ 0 入出力 (A/D 非多重化モード) および追加アドレス 1 出力 (A/D 多重化モード)M25K19
GPMC0_AD1IOGPMC データ 1 入出力 (A/D 非多重化モード) および追加アドレス 2 出力 (A/D 多重化モード)N23L19
GPMC0_AD2IOGPMC データ 2 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)N24L20
GPMC0_AD3IOGPMC データ 3 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)N25L21
GPMC0_AD4IOGPMC データ 4 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P24M21
GPMC0_AD5IOGPMC データ 5 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P22L17
GPMC0_AD6IOGPMC データ 6 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)P21L18
GPMC0_AD7IOGPMC データ 7 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)R23M20
GPMC0_AD8IOGPMC データ 8 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)R24N20
GPMC0_AD9IOGPMC データ 9 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)R25N21
GPMC0_AD10IOGPMC データ 10 入出力 (A/D 非多重化モード) および追加アドレス 11 出力 (A/D 多重化モード)T25M17
GPMC0_AD11IOGPMC データ 11 入出力 (A/D 非多重化モード) および追加アドレス 12 出力 (A/D 多重化モード)R21N18
GPMC0_AD12IOGPMC データ 12 入出力 (A/D 非多重化モード) および追加アドレス 13 出力 (A/D 多重化モード)T22N17
GPMC0_AD13IOGPMC データ 13 入出力 (A/D 非多重化モード) および追加アドレス 14 出力 (A/D 多重化モード)T24N19
GPMC0_AD14IOGPMC データ 14 入出力 (A/D 非多重化モード) および追加アドレス 15 出力 (A/D 多重化モード)U25P19
GPMC0_AD15IOGPMC データ 15 入出力 (A/D 非多重化モード) および追加アドレス 16 出力 (A/D 多重化モード)U24P20
GPMC0_BE0n_CLEOGPMC 下位バイト イネーブル (アクティブ Low) またはコマンド ラッチ イネーブルM24K17
GPMC0_BE1nOGPMC 上位バイト イネーブル (アクティブ Low)N20K18
GPMC0_CSn0OGPMC チップ セレクト 0 (アクティブ Low)M21J18
GPMC0_CSn1OGPMC チップ セレクト 1 (アクティブ Low)L21H17
GPMC0_CSn2OGPMC チップ セレクト 2 (アクティブ Low)K22H18
GPMC0_CSn3OGPMC チップ セレクト 3 (アクティブ Low)K24H19
GPMC0_WAIT0IGPMC ウェイト外部表示U23P21
GPMC0_WAIT1IGPMC ウェイト外部表示V25P17