JAJSOO8B June 2022 – June 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
表 7-108および 図 7-81 に、MMC0 – UHS-I DDR50 モードのスイッチング特性を示します。
番号 | パラメータ | 最小値 | 最大値 | 単位 | |
---|---|---|---|---|---|
fop(clk) | 動作周波数、MMC0_CLK | 50 | MHz | ||
DDR505 | tc(clk) | サイクル時間、MMC0_CLK | 20 | ns | |
DDR506 | tw(clkH) | パルス幅、MMC0_CLK high | 9.2 | ns | |
DDR507 | tw(clkL) | パルス幅、MMC0_CLK low | 9.2 | ns | |
DDR508 | td(clk-cmdV) | 遅延時間、MMC0_CLK 立ち上がりエッジから MMC0_CMD 遷移まで | 1.12 | 6.43 | ns |
DDR509 | td(clk-dV) | 遅延時間、MMC0_CLK 遷移から MMC0_DAT[3:0] 遷移まで | 1.12 | 6.43 | ns |