JAJSOO8B June 2022 – June 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
表 7-29、表 7-30、図 7-27、表 7-31、図 7-28、表 7-32、図 7-29 に、CPSW3G RMII のタイミング条件、タイミング要件、スイッチング特性を示します。
パラメータ | 最小値 | 最大値 | 単位 | ||
---|---|---|---|---|---|
入力条件 | |||||
SRI | 入力スルーレート | VDD(1) = 1.8V | 0.18 | 0.54 | V/ns |
VDD(1) = 3.3V | 0.4 | 1.2 | V/ns | ||
出力条件 | |||||
CL | 出力負荷容量 | 3 | 25 | pF |
番号 | パラメータ | 説明 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
RMII1 | tc(REF_CLK) | サイクル時間、RMII[x]_REF_CLK | 19.999 | 20.001 | ns |
RMII2 | tw(REF_CLKH) | パルス幅、RMII[x]_REF_CLK High | 7 | 13 | ns |
RMII3 | tw(REF_CLKL) | パルス幅、RMII[x]_REF_CLK Low | 7 | 13 | ns |
番号 | パラメータ | 説明 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
RMII4 | tsu(RXD-REF_CLK) | セットアップ時間、RMII[x]_RXD[1:0] 有効から RMII[x]_RX_CLK まで | 4 | ns | |
tsu(CRS_DV-REF_CLK) | セットアップ時間、RMII[x]_CRS_DV 有効から RMII[x]_REF_CLK まで | 4 | ns | ||
tsu(RX_ER-REF_CLK) | セットアップ時間、RMII[x]_RX_ER 有効から RMII[x]_REF_CLK まで | 4 | ns | ||
RMII5 | th(REF_CLK-RXD) | ホールド時間、RMII[x]_REF_CLK から RMII[x]_RXD[1:0] 有効の間 | 2 | ns | |
th(REF_CLK-CRS_DV) | ホールド時間、RMII[x]_REF_CLK から RMII[x]_CRS_DV 有効の間 | 2 | ns | ||
th(REF_CLK-RX_ER) | ホールド時間、RMII[x]_REF_CLK から RMII[x]_RX_ER 有効の間 | 2 | ns |
番号 | パラメータ | 説明 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
RMII6 | td(REF_CLK-TXD) | 遅延時間、RMII[x]_REF_CLK High から RMII[x]_TXD[1:0] 有効まで | 2 | 10 | ns |
td(REF_CLK-TX_EN) | 遅延時間、RMII[x]_REF_CLK から RMII[x]_TX_EN 有効まで | 2 | 10 | ns |