JAJSSK1 データシート

JAJSSK1A December 2023 – December 2024 AM62P , AM62P-Q1

ADVANCE INFORMATION

1
1 特長
2 アプリケーション
3 概要
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 関連製品
5 端子構成および機能
1. 5.1 ピン配置図
2. 5.2 ピン属性
  1. 11
  2. 12
3. 5.3 信号の説明
  1. 14
  2. 5.3.1 CPSW3G
    1. 5.3.1.1 メインドメイン
      1. 17
      2. 18
      3. 19
      4. 20
  3. 5.3.2 CPTS
    1. 5.3.2.1 メインドメイン
      1. 23
  4. 5.3.3 CSI-2
    1. 5.3.3.1 メインドメイン
      1. 26
  5. 5.3.4 DDRSS
    1. 5.3.4.1 メインドメイン
      1. 29
  6. 5.3.5 DSI
    1. 5.3.5.1 メインドメイン
      1. 32
  7. 5.3.6 DSS
    1. 5.3.6.1 メインドメイン
      1. 35
  8. 5.3.7 ECAP
    1. 5.3.7.1 メインドメイン
      1. 38
      2. 39
      3. 40
  9. 5.3.8 エミュレーションおよびデバッグ
    1. 5.3.8.1 メインドメイン
      1. 43
    2. 5.3.8.2 MCU ドメイン
      1. 45
  10. 5.3.9 EPWM
    1. 5.3.9.1 メインドメイン
      1. 48
      2. 49
      3. 50
      4. 51
  11. 5.3.10 EQEP
    1. 5.3.10.1 メインドメイン
      1. 54
      2. 55
      3. 56
  12. 5.3.11 GPIO
    1. 5.3.11.1 メインドメイン
      1. 59
      2. 60
    2. 5.3.11.2 MCU ドメイン
      1. 62
  13. 5.3.12 GPMC
    1. 5.3.12.1 メインドメイン
      1. 65
  14. 5.3.13 I2C
    1. 5.3.13.1 メインドメイン
      1. 68
      2. 69
      3. 70
      4. 71
    2. 5.3.13.2 MCU ドメイン
      1. 73
    3. 5.3.13.3 WKUP ドメイン
      1. 75
  15. 5.3.14 MCAN
    1. 5.3.14.1 メインドメイン
      1. 78
      2. 79
    2. 5.3.14.2 MCU ドメイン
      1. 81
      2. 82
  16. 5.3.15 MCASP
    1. 5.3.15.1 メインドメイン
      1. 85
      2. 86
      3. 87
  17. 5.3.16 MCSPI
    1. 5.3.16.1 メインドメイン
      1. 90
      2. 91
      3. 92
    2. 5.3.16.2 MCU ドメイン
      1. 94
      2. 95
  18. 5.3.17 MDIO
    1. 5.3.17.1 メインドメイン
      1. 98
  19. 5.3.18 MMC
    1. 5.3.18.1 メインドメイン
      1. 101
      2. 102
      3. 103
  20. 5.3.19 OLDI
    1. 5.3.19.1 メインドメイン
      1. 106
  21. 5.3.20 OSPI
    1. 5.3.20.1 メインドメイン
      1. 109
  22. 5.3.21 電源
    1. 111
  23. 5.3.22 予約済み
    1. 113
  24. 5.3.23 システム、その他
    1. 5.3.23.1 ブートモードの構成
      1. 5.3.23.1.1 メインドメイン
        
        117
    2. 5.3.23.2 クロック
      1. 5.3.23.2.1 MCU ドメイン
        
        120
      2. 5.3.23.2.2 WKUP ドメイン
        
        122
    3. 5.3.23.3 システム
      1. 5.3.23.3.1 メインドメイン
        
        125
      2. 5.3.23.3.2 MCU ドメイン
        
        127
      3. 5.3.23.3.3 WKUP ドメイン
        
        129
    4. 5.3.23.4 VMON
      1. 131
  25. 5.3.24 TIMER
    1. 5.3.24.1 メインドメイン
      1. 134
    2. 5.3.24.2 MCU ドメイン
      1. 136
    3. 5.3.24.3 WKUP ドメイン
      1. 138
  26. 5.3.25 UART
    1. 5.3.25.1 メインドメイン
      1. 141
      2. 142
      3. 143
      4. 144
      5. 145
      6. 146
      7. 147
    2. 5.3.25.2 MCU ドメイン
      1. 149
    3. 5.3.25.3 WKUP ドメイン
      1. 151
  27. 5.3.26 USB
    1. 5.3.26.1 メインドメイン
      1. 154
      2. 155
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
8 アプリケーション、実装、およびレイアウト
9 デバイスおよびドキュメントのサポート
10改訂履歴
11メカニカル、パッケージ、および注文情報
1. 11.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

AMH|466

サーマルパッド・メカニカル・データ

発注情報

jajssk1a_oa

次のリストに、表 5-1 「ピン属性 (AMH パッケージ)」の各列の内容を示します。

ボール番号：ボールグリッドアレイパッケージの各端子に割り当てられたボール番号。
ボール名：ボールグリッドアレイパッケージの各端子に割り当てられたボール名 (通常はプライマリ MUXMODE 0 信号機能からつけた名前)。
信号名：ボールに関連付けられているすべての専用およびピン多重化信号機能の信号名。
注:
多くのデバイスピンは複数の信号機能をサポートしています。一部の信号機能は、ピンに関連付けられた単一層のマルチプレクサで選択されます。他の信号機能は 2 層以上のマルチプレクサで選択され、あ‍る層はピンに関連付けられ、他の層はペリフェラルロジック機能に関連付けられます。

表 5-1 「ピン属性 (AMH パッケージ)」では、ピンでの信号多重化のみが定義されています。ピンでの信号多重化の詳細については、デバイスのテクニカルリファレンスマニュアルで「デバイス構成」の章にある「パッド構成レジスタ」セクションを参照してください。ペリフェラル信号の多重化に関する情報については、デバイスのテクニカルリファレンスマニュアルで該当するペリフェラルの章を参照してください。
多重化モード：各ピンの多重化信号機能に関連付けられた MUXMODE 値：
1. MUXMODE 0 は、プライマリピンの多重化信号機能です。ただし、プライマリピンの多重化信号機能は、必ずしもデフォルトのピン多重化信号機能とは限りません。
  注:
  「リセット後の MUX モード」列の値は、MCU_PORz がアサート解除されたときに選択されるデフォルトのピン多重化信号機能を定義します。
1. ピン多重化信号機能には、MUXMODE の値 1～15 を使用できます。ただし、すべての MUXMODE 値が実装されているわけではありません。有効な MUXMODE 値は、「ピン属性」表でピン多重化信号機能として定義された値のみです。MUXMODE の有効な値のみを使用する必要があります。
2. ブートストラップは SOC 構成ピンを定義します。各ピンに適用されるロジック状態は、PORz_OUT の立ち上がりエッジでラッチされます。これらの入力信号機能はそれぞれのピンに固定で、MUXMODE を使用してプログラムすることはできません。
3. 空欄は該当しないことを意味します。
注:
デバイスを適切に動作させるには、以下の MUXMODE の構成を避ける必要があります。
- 複数のピンを同じピン多重化信号機能への入力として動作するように構成すると、予期しない結果が生じる可能性があるため、この構成はサポートされていません。
- ピンを未定義のピン多重化モードに設定すると、ピンの動作が未定義になります。
タイプ：信号の種類と方向：
- I = 入力
- O = 出力
- OD = 出力、オープンドレイン出力機能付き
- IO = 入力、出力、または同時に入力と出力
- IOD = 入力、出力、または同時に入力と出力、オープンドレイン出力機能付き
- IOZ = 入力、出力、または同時に入力と出力、3 ステート出力機能付き
- OZ = 出力、3 ステート出力機能付き
- A = アナログ
- PWR = 電源
- GND = グランド
- CAP = LDO コンデンサ。
DSIS：選択解除入力状態 (DSIS) は、MUXMODE によってピン多重化信号機能が選択されていないとき、サブシステム入力 (ロジック「0」、ロジック「1」、または「パッド」レベル) に駆動される状態を示します。
- 0：ロジック 0 がサブシステム入力に駆動されます。
- 1：ロジック 1 がサブシステム入力に駆動されます。
- パッド：パッドのロジック状態がサブシステム入力に駆動されます。
- 空欄は該当しないことを意味します。
リセット時のボールの状態 (RX/TX/PULL)：MCU_PORz がアサートされているときの端子の状態。ここで、RX は入力バッファの状態、TX は出力バッファの状態、PULL は内部プル抵抗の状態を定義します。
- RX (入力バッファ)
  - オフ：入力バッファは無効です。
  - オン：入力バッファは有効です。
- TX (出力バッファ)
  - オフ：出力バッファは無効です。
  - Low：出力バッファは有効であり、V_OL を駆動します。
  - High：出力バッファは有効であり、V_OH を駆動します。
- PULL (内部プル抵抗)
  - オフ：内部プル抵抗はターンオフされています。
  - アップ：内部プルアップ抵抗はターンオンされています。
  - ダウン：内部プルダウン抵抗はターンオンされています。
  - NA：該当なし。
- 空欄は該当しないことを意味します。
リセット後のボールの状態 (RX/TX/PULL)：MCU_PORz がアサート解除された後の端子の状態。ここで、RX は入力バッファの状態、TX は出力バッファの状態、PULL は内部プル抵抗の状態を定義します。
- RX (入力バッファ)
  - オフ：入力バッファは無効です。
  - オン：入力バッファは有効です。
- TX (出力バッファ)
  - オフ：出力バッファは無効です。
  - SS：MUXMODE で選択されたサブシステムによって、出力バッファの状態が決まります。
- PULL (内部プル抵抗)
  - オフ：内部プル抵抗はターンオフされています。
  - アップ：内部プルアップ抵抗はターンオンされています。
  - ダウン：内部プルダウン抵抗はターンオンされています。
  - NA：該当なし。
- 空欄は該当しないことを意味します。
リセット後の多重化モード：この列の値は、MCU_PORz がデアサートされた後のデフォルトのピン多重化信号機能を定義します。
空欄は該当しないことを意味します。
I/O 動作電圧：この列は、それぞれの電源の I/O 動作電圧オプションについて説明します (該当する場合)。
空欄は該当しないことを意味します。
詳細については、セクション 6.5 「推奨動作条件」で各電源に定義されている有効な動作電圧範囲を参照してください。
電源：関連付けられている I/O の電源 (該当する場合)。
空欄は該当しないことを意味します。
HYS：この I/O に関連付けられている入力バッファにヒステリシスがあるかどうかを示します。
- あり：ヒステリシス付き
- なし：ヒステリシスなし
- 空欄は該当しないことを意味します。
詳細については、セクション 6.8 「電気的特性」のヒステリシスの値を参照してください。
バッファのタイプ：この列は、端末に関連付けられたバッファのタイプを定義します。この情報を使用して、適用可能な電気的特性の表を決定できます。
空欄は該当しないことを意味します。
電気的特性については、セクション 6.8 「電気的特性」の適切なバッファタイプの表を参照してください。
プルアップ / ダウンタイプ：内部プルアップまたはプルダウン抵抗が存在することを示します。プルアップおよびプルダウン抵抗は、ソフトウェアによって有効化または無効化できます。
- PU：内部プルアップ
- PD：内部プルダウン
- PU/PD：内部プルアップおよびプルダウン
- 空欄は内部プル抵抗がないことを意味します。
PADCONFIG レジスタ：ボールに関連付けられた IO パッド構成レジスタの名前。
PADCONFIG アドレス：ボールに関連付けられた IO パッド構成レジスタの物理アドレス。