JAJSFW4B July   2017  – November 2018 ATL431LI , ATL432LI

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      概略回路図
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     端子機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD定格
    3. 7.3 熱特性
    4. 7.4 推奨動作条件
    5. 7.5 電気的特性
  8. 8 代表的特性
  9. 9 パラメータ測定情報
    1. 9.1 温度係数
    2. 9.2 ダイナミック・インピーダンス
  10. 10詳細説明
    1. 10.1 概要
    2. 10.2 機能ブロック図
    3. 10.3 機能説明
    4. 10.4 デバイスの機能モード
      1. 10.4.1 開ループ（コンパレータ）
      2. 10.4.2 閉ループ
  11. 11アプリケーションと実装
    1. 11.1 アプリケーション情報
    2. 11.2 代表的なアプリケーション
      1. 11.2.1 基準電圧内蔵コンパレータ
        1. 11.2.1.1 設計要件
        2. 11.2.1.2 詳細な設計手順
          1. 11.2.1.2.1 基本動作
            1. 11.2.1.2.1.1 オーバードライブ
          2. 11.2.1.2.2 出力電圧とロジック入力レベル
            1. 11.2.1.2.2.1 入力抵抗
        3. 11.2.1.3 アプリケーション曲線
      2. 11.2.2 高精度定電流シンク
        1. 11.2.2.1 設計要件
        2. 11.2.2.2 詳細な設計手順
          1. 11.2.2.2.1 基本動作
            1. 11.2.2.2.1.1 出力電流範囲および精度
          2. 11.2.2.2.2 消費電力
      3. 11.2.3 シャント・レギュレータ/基準電圧
        1. 11.2.3.1 設計要件
        2. 11.2.3.2 詳細な設計手順
          1. 11.2.3.2.1 出力/カソード電圧の設定
          2. 11.2.3.2.2 総合精度
          3. 11.2.3.2.3 安定性
          4. 11.2.3.2.4 起動時間
        3. 11.2.3.3 アプリケーション曲線
      4. 11.2.4 オプトカプラによる絶縁型フライバック
        1. 11.2.4.1 設計要件
          1. 11.2.4.1.1 詳細な設計手順
            1. 11.2.4.1.1.1 ATL431LIのバイアス印加
            2. 11.2.4.1.1.2 抵抗帰還ネットワーク
    3. 11.3 システム例
  12. 12電源に関する推奨事項
  13. 13レイアウト
    1. 13.1 レイアウトの注意点
    2. 13.2 レイアウト例
  14. 14デバイスおよびドキュメントのサポート
    1. 14.1 ドキュメントのサポート
      1. 14.1.1 デバイスの項目表記
      2. 14.1.2 関連資料
    2. 14.2 関連リンク
    3. 14.3 ドキュメントの更新通知を受け取る方法
    4. 14.4 コミュニティ・リソース
    5. 14.5 商標
    6. 14.6 静電気放電に関する注意事項
    7. 14.7 Glossary
  15. 15メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

11.2.3.2.1 出力/カソード電圧の設定

カソード電圧を安定化電圧に設定するには、CATHODEピンとANODEピンの間に抵抗ブリッジ（ハーフ・ブリッジ）を接続し、その抵抗ブリッジの中間点をリファレンス・ピンにつなぐ必要があります。Figure 26に示すように、R1とR2で抵抗ブリッジを構成します。シャント・レギュレータ構成でのカソード/出力電圧は、Figure 26に示す式で概算できます。カソード電流を考慮することで、カソード電圧をより正確に求めることができます。

Equation 1. Vo = (1+R1/R2) × VREF-IREF × R1

この式が有効であるためには、ATL431LIが十分な開ループ・ゲインを確保してゲイン誤差を小さくできるように、ATL431LIを完全にバイアスする必要があります。これは、仕様に示すIminの仕様を満たすことで達成されます。