JAJSSH0 December   2023 BQ77307

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Device Comparison Table
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information BQ77307
    5. 6.5  Supply Current
    6. 6.6  Digital I/O
    7. 6.7  REGOUT LDO
    8. 6.8  Voltage References
    9. 6.9  Current Detector
    10. 6.10 Thermistor Pullup Resistor
    11. 6.11 Hardware Overtemperature Detector
    12. 6.12 Internal Oscillator
    13. 6.13 Charge and Discharge FET Drivers
    14. 6.14 Protection Subsystem
    15. 6.15 Timing Requirements - I2C Interface, 100kHz Mode
    16. 6.16 Timing Requirements - I2C Interface, 400kHz Mode
    17. 6.17 Timing Diagram
    18. 6.18 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Configuration
      1. 7.3.1 Commands and Subcommands
      2. 7.3.2 Configuration Using OTP or Registers
      3. 7.3.3 Device Security
    4. 7.4 Device Hardware Features
      1. 7.4.1  Voltage Protection Subsystem
      2. 7.4.2  Current Protection Subsystem
      3. 7.4.3  Unused VC Pins
      4. 7.4.4  Internal Temperature Protection
      5. 7.4.5  Thermistor Temperature Protections
      6. 7.4.6  Protection FET Drivers
      7. 7.4.7  Voltage References
      8. 7.4.8  Multiplexer
      9. 7.4.9  LDOs
      10. 7.4.10 Standalone Versus Host Interface
      11. 7.4.11 ALERT Pin Operation
      12. 7.4.12 Low Frequency Oscillator
      13. 7.4.13 I2C Serial Communications Interface
    5. 7.5 Protection Subsystem
      1. 7.5.1 Protections Overview
      2. 7.5.2 Primary Protections
      3. 7.5.3 Cell Open Wire Protection
      4. 7.5.4 Diagnostic Checks
    6. 7.6 Device Power Modes
      1. 7.6.1 Overview of Power Modes
      2. 7.6.2 NORMAL Mode
      3. 7.6.3 SHUTDOWN Mode
      4. 7.6.4 CONFIG_UPDATE Mode
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Performance Plot
      4. 8.2.4 Random Cell Connection Support
      5. 8.2.5 Startup Timing
      6. 8.2.6 FET Driver Turn-Off
      7. 8.2.7 Usage of Unused Pins
  10. 9 Power Supply Recommendations
  11. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  12. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12Revision History
  14. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 自律的な回復オプション搭載、2 直列～7 直列セル向け、1 次側または 2 次側の電圧、電流、温度からの保護
  • 電圧保護：
    • セル過電圧 (COV)：0V～5.5V 1mV 刻み、 ± 4mV 精度
    • セル低電圧 (CUV)：0V～5.5V 1mV 刻み、 ± 4mV 精度
  • 電流保護：
    • 放電時の短絡 (SCD)：10mV～500mV、可変ステップ
    • 充電時の過電流 (OCC)：3mV～123mV、2mV 刻み
    • 放電 1 および 2 の過電流 (OCD1 および OCD2)：4mV～200mV、2mV 刻み
  • 外部 NTC サーミスタを使用した温度保護：
    • 充電および放電時の過熱 (OTC および OTD)
    • 充電および放電時の低温 (UTC および UTD)
    • 内部ダイの過熱
  • NFET 保護用のローサイド ドライバを内蔵 (オプションの自律回復機能付き)
  • 低消費電力動作：
    • 通常モード、両方の FET をイネーブル：8μA
    • 通常モード、FET をディセーブル：5μA
    • シャットダウン・モード：1μA 未満
  • 45V の高電圧耐性 (セル接続および他の一部のピン)
  • テキサス・インスツルメンツによりプログラム済みのデバイス設定用ワンタイム プログラマブル (OTP) メモリを内蔵
  • ホスト プロセッサの割り込みをプログラム可能、I2C 経由でステータス情報を利用可能
  • 400kHz I2C シリアル通信 (オプションの CRC サポート付き)
  • 外部システムで使用するためのプログラム可能な LDO
  • 20 ピン QFN 3.5mm × 3.5mm × 0.9mm (RGR) パッケージ