JAJSEK1C
August 2011 – August 2018
BUF20800-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
ブロック概略図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
General-call Reset and Power-up
7.3.2
Output Voltage
7.3.3
Output Latch
7.3.4
Programmable VCOM
7.3.5
REFH and REFL Input range
7.4
Device Functional Modes
7.4.1
Replacement of Traditional Gamma Buffer
7.4.2
Dynamic Gamma Control
7.5
Programming
7.5.1
Two-wire Bus Overview
7.5.2
Data Rates
7.5.3
Read/Write Operations
7.5.3.1
Writing
7.5.3.2
Reading
7.5.4
Register Maps
7.5.4.1
Addressing the BUF20800-Q1
7.5.5
Registers
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Input Capacitor Selection
8.2.2.2
REFH and REFL Voltage Settings
8.2.3
Application Curves
8.2.4
Configuration for 20 Gamma Channels
8.2.5
Configuration for 22 Gamma Channels
8.2.6
The BUF20800-Q1 in Industrial Applications
8.2.7
Total TI Panel Solution
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.1.1
General PowerPAD Design Considerations
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DCP|38
MPDS520B
サーマルパッド・メカニカル・データ
DCP|38
PPTD170A
発注情報
jajsek1c_oa
jajsek1c_pm
7
Detailed Description