JAJSV13A April   2024  – July 2024 CC3350 , CC3351

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4システム図
  6. 5ピン構成および機能
    1. 5.1 ピン ダイアグラム
    2. 5.2 ピン属性
  7. 6仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  電気的特性
    5. 6.5  熱抵抗特性
    6. 6.6  WLAN のパフォーマンス:2.4GHz レシーバの特性
    7. 6.7  WLAN のパフォーマンス:2.4GHz トランスミッタ出力
    8. 6.8  WLAN のパフォーマンス:5GHz レシーバの特性
    9. 6.9  WLAN のパフォーマンス:5GHz トランスミッタ出力
    10. 6.10 BLE のパフォーマンス:レシーバの特性
    11. 6.11 BLE のパフォーマンス - トランスミッタの特性
    12. 6.12 消費電流 - 2.4GHz WLAN 静的モード
    13. 6.13 消費電流 - 2.4GHz WLAN 使用事例
    14. 6.14 消費電流 - 5GHz WLAN 静的モード
    15. 6.15 消費電流 - 5GHz WLAN 使用事例
    16. 6.16 消費電流 - BLE 静的モード
    17. 6.17 消費電流 - デバイスの状態
    18. 6.18 タイミングおよびスイッチング特性
      1. 6.18.1 電源シーケンス
      2. 6.18.2 クロック供給の仕様
        1. 6.18.2.1 内部生成の低速クロック
        2. 6.18.2.2 外部発振器を使用する低速クロック
          1. 6.18.2.2.1 外部低速クロックの要件
        3. 6.18.2.3 外部水晶振動子 (XTAL) を使用する高速クロック
          1. 6.18.2.3.1 外部高速クロックの XTAL 仕様
    19. 6.19 インターフェイスのタイミング特性
      1. 6.19.1 SDIO タイミング仕様
        1. 6.19.1.1 SDIO タイミング図 - デフォルト速度
        2. 6.19.1.2 SDIO タイミング パラメータ - デフォルト速度
        3. 6.19.1.3 SDIO タイミング図 - 高速
        4. 6.19.1.4 SDIO タイミング パラメータ - 高速
      2. 6.19.2 SPI タイミング仕様
        1. 6.19.2.1 SPI タイミング図
        2. 6.19.2.2 SPI タイミング パラメータ
      3. 6.19.3 UART 4 線式インターフェイス
        1. 6.19.3.1 UART タイミング パラメータ
  8. 7アプリケーション、実装、およびレイアウト
  9. 8デバイスおよびドキュメントのサポート
    1. 8.1 サード・パーティ製品に関する免責事項
    2. 8.2 製品の命名規則
    3. 8.3 ツールとソフトウェア
    4. 8.4 ドキュメントのサポート
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9改訂履歴

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

ピン属性

表 5-1 ピン属性
ピン 信号名 タイプ

DIR (I/O)

電圧レベル シャットダウン状態1 電源投入後の状態 説明
1

PA_LDO_OUT

アナログ

RF パワー アンプ LDO 出力

2

RF_BG

RF

I/O

Bluetooth Low Energy と WLAN 2.4GHz RF ポート

3

GND

GND

GND

4

VDDA_IN1

POW

アナログ ドメイン用の 1.8V 電源

5

VDDA_IN2

POW

アナログ ドメイン用の 1.8V 電源

6

HFXT_P

アナログ

正弦波

XTAL_P

7

HFXT_M

アナログ

XTAL_N

8

COEX_GRANT2

デジタル

O

VIO

PD

PD

外部共存インターフェイス - 許可

9

COEX_PRIORITY2

デジタル

I

VIO

PU

PU

外部共存インターフェイス - 優先度

10

COEX_REQ2

デジタル

I

VIO

PU

PU

外部共存インターフェイス - 要求

11

UART RTS

デジタル

O

VIO

PU

PU

デバイス RTS 信号 - BLE HCI 用フロー制御

12

UART CTS

デジタル

I

VIO

PU

PU

デバイス CTS 信号 - BLE HCI 用フロー制御

13

UART RX

デジタル

I

VIO

PU

PU

BLE HCI 用 UART RX

14

UART TX

デジタル

O

VIO

PU

PU

BLE HCI 用 UART TX

15

ANT_SEL2

デジタル

O

VIO

PD

PD

アンテナ選択制御ライン

16

GND

GND

GND

17

VIO

POW

1.8V IO 電源

18

SDIO CMD

デジタル

I/O

VIO

HiZ

HiZ

SDIO コマンドまたは SPI PICO

19

SDIO CLK

デジタル

I

VIO

HiZ

HiZ

SDIO クロックまたは SPI クロック

20

GND

GND

GND

21

SDIO D3

デジタル

I/O

VIO

HiZ

PU

SDIO データ D3 または SPI CS

22

SDIO D2

デジタル

I/O

VIO

HiZ

HiZ

SDIO データ D2

23

SDIO D1

デジタル

I/O

VIO

HiZ

HiZ

SDIO データ D1

24

SDIO D0

デジタル

I/O

VIO

HiZ

HiZ

SDIO データ D0 または SPI POCI

25

GND

GND

GND

26

SWCLK

デジタル

I

VIO

PD

PD

シリアル ワイヤ デバッグ クロック

27

SWDIO

デジタル

I/O

VIO

PU

PU

シリアル ワイヤ デバッグ I/O

28

LOGGER3

デジタル

O

VIO

PU

PU

トレーサ (UART TX デバッグ ロガー)

29

HOST_IRQ_WL3

デジタル

O

VIO

PD

0

WLAN のホストへの割り込み要求

30

HOST_IRQ_BLE3

デジタル

O

VIO

PD

PD

BLE のホストへの割り込み要求 (共有 SDIO モード)

31

DIG_LDO_OUT

アナログ

O

デカップリング コンデンサへのデジタル LDO 出力

32

VDD_MAIN_IN

POW

SRAM およびデジタル用の 1.8V 電源入力

33

nRESET

デジタル

I

VIO

PD

PD

デバイスのイネーブル / ディセーブル用リセット ライン (アクティブ Low)

34

SLOW_CLK_IN

デジタル

I

VIO

PD

PD

32.768kHz RTC クロック入力

35

VPP_IN

POW

1.8V OTP プログラミング入力電源

36

FAST_CLK_REQ

デジタル

O

VIO

PD

PD

デバイスからの高速クロック要求

37

GND

GND

GND

38

RF_A

RF

WLAN 5GHz RF ポート

39

PA_LDO_IN

POW

PA 用 3.3V 電源

40

PA_LDO_IN

POW

PA 用 3.3V 電源

  1. デバイスが内部 PU/PD でシャットダウン モードのとき、「シャットダウン状態」欄に従って、すべてのデジタル I/O (SDIO 信号を除く) は Hi-Z になります。
  2. サポート レベルについては、ソフトウェア リリース ノートを参照してください。
  3. LOGGER ピンおよび HOST_IRQ_WL ピンは、ブート中にデバイスによって検出されます。『CC33xx ハードウェアの統合』を参照してください。