JAJSUL8C November   1998  – May 2024 CD54AC273 , CD54ACT273 , CD74AC273 , CD74ACT273

PRODUCTION DATA  

  1.   1
  2. 特長
  3. 概要
  4. Pin Configuration and Functions
  5. Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Thermal Information
    5. 4.5 Electrical Characteristics
    6. 4.6 Prerequisite for Switching Function
    7. 4.7 Switching Characteristics
  6. Parameter Measurement Information
  7. Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Device Functional Modes
  8. Application and Implementation
    1. 7.1 Power Supply Recommendations
    2. 7.2 Layout
      1. 7.2.1 Layout Guidelines
  9. Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Documentation
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • J|20
サーマルパッド・メカニカル・データ
発注情報

概要

'AC273 および 'ACT273 デバイスは、アドバンスト CMOS ロジック技術を使用したリセット付きオクタル D タイプ フリップ フロップです。D 入力の情報は、クロック パルスの正方向エッジで Q 出力に転送されます。8 つのフリップ フロップはすべて、共通クロック (CP) と共通リセット (MR) で制御されます。リセットは、クロックとは独立した低電圧レベルで行われます。

製品情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
CD74AC273/CD74ACT273 DW (SOIC、20) 12.8 mm × 10.3 mm 12.8 mm × 7.5 mm
DB (SSOP、20) 7.2 mm × 7.8 mm 7.2 mm × 5.3 mm
N (PDIP、20) 24.33 mm × 9.4 mm 24.33 mm × 6.35 mm
PW (TSSOP、20) 5.00 mm × 6.4 mm 5.00 mm × 4.4 mm
詳細については、セクション 10 を参照してください。
パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
CD54AC273 CD74AC273 CD54ACT273 CD74ACT273 機能ブロック図機能ブロック図