JAJSSB1D November   1998  – October 2024 CD54AC164 , CD54ACT164 , CD74AC164 , CD74ACT164

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1 絶対最大定格
    2. 4.2 ESD 定格
    3. 4.3 推奨動作条件
    4. 4.4 熱に関する情報
    5. 4.5 DC の電気的仕様
    6. 4.6 スイッチング機能の前提条件
    7. 4.7 スイッチング仕様
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 標準 CMOS 入力
      2. 6.3.2 TTL 互換 CMOS 入力
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
        1. 7.2.1.1 電源に関する考慮事項
        2. 7.2.1.2 入力に関する考慮事項
        3. 7.2.1.3 出力に関する考慮事項
        4. 7.2.1.4 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート (アナログ)
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • J|14
サーマルパッド・メカニカル・データ

3 ピン構成および機能

CD54AC164 CD74AC164 CD54ACT164 CD74ACT164 CD54AC(T)164 J パッケージ、14 ピン CDIP、CD74AC(T)164 D、N、または PW パッケージ、14 ピン SOIC、PDIP、または TSSOP (上面図)図 3-1 CD54AC(T)164 J パッケージ、14 ピン CDIP、CD74AC(T)164 D、N、または PW パッケージ、14 ピン SOIC、PDIP、または TSSOP (上面図)
CD54AC164 CD74AC164 CD54ACT164 CD74ACT164 CD74AC(T)164 BQA パッケージ、14 ピン WQFN (上面図)図 3-2 CD74AC(T)164 BQA パッケージ、14 ピン WQFN (上面図)
表 3-1 ピンの機能
ピン 種類 1 説明
名称 番号
A 1 I ゲート付きシリアル入力 A
B 2 I ゲート付きシリアル入力 B
QA 3 O パラレル出力 A
QB 4 O パラレル出力 B
QC 5 O パラレル出力 C
QD 6 O パラレル出力 D
GND 7 G グランド
CLK 8 I クロック、立ち上がりエッジトリガ
CLR 9 I シフト レジスタ クリア入力、アクティブ LOW
QE 10 O パラレル出力 E
QF 11 O パラレル出力 F
QG 12 O パラレル出力 G
QH 13 O パラレル出力 H
VCC 14 P 正電源
放熱パッド2 — サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
  1. 信号タイプ：I = 入力、O = 出力、P = 電源、G = グランド。
  2. BQA パッケージのみ。