JAJSMB2H November 1998 – June 2021 CD54HC4075 , CD74HC4075
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このデバイスには、3 つの独立した 3 入力 OR ゲートが内蔵されています。各ゲートはブール関数 Y = A + B + C を正論理で実行します。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
CD74HC4075M | SOIC (14) | 8.70mm × 3.90mm |
CD74HC4075E | PDIP (14) | 19.30mm × 6.40mm |
CD74HC4075NS | SO (14) | 10.20mm × 5.30mm |
CD74HC4075PW | TSSOP (14) | 5.00mm × 4.40mm |
CD54HC4075F | CDIP (14) | 21.30mm × 7.60mm |
CD54HC4075FK | LCCC (20) | 8.90mm × 8.90mm |