JAJSNV6E September   1997  – October 2022 CD54HC688 , CD54HCT688 , CD74HC688 , CD74HCT688

PRODMIX  

  1. 特長
  2. 概要
  3. Revision History
  4. Pin Configuration and Functions
  5. Specifications
    1. 5.1 Absolute Maximum Ratings (1)
    2. 5.2 Recommended Operating Conditions
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Switching Characteristics
  6. Parameter Measurement Information
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. Power Supply Recommendations
  9. Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • J|20
サーマルパッド・メカニカル・データ
発注情報

概要

’HC688 および ’HCT688 は、2 つの 8 ビット・バイナリ・ワードの比較を必要とするコンピュータとロジック・アプリケーションで使用するように設計された 8 ビット・マグニチュード・コンパレータです。比較したワードが等しいときに出力 (Y) が Low になり、カスケード接続されたアプリケーションで次のデバイスのイネーブル入力として使用できます。

パッケージ情報
部品番号 パッケージ (1) 本体サイズ (公称)
CD74HC688M SOIC (20) 12.80mm × 7.50mm
CD74HCT688M SOIC (20) 12.80mm × 7.50mm
CD74HC688E PDIP (20) 25.40mm × 6.35mm
CD74HCT688E PDIP (20) 25.40mm × 6.35mm
CD74HC688NSR SO (20) 15.00mm × 5.30mm
CD74HC688PWR TSSOP (20) 6.50mm × 4.40mm
CD54HC688F3A CDIP (20) 26.92mm × 6.92mm
CD54HCT688F3A CDIP (20) 26.92mm × 6.92mm
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20211230-SS0I-4XWM-P7B4-J1GNPCJGTFJW-low.gif機能ダイアグラム