JAJSQA7D
November 1998 – August 2024
CD74AC14
PRODMIX
1
1
特長
2
概要
3
Pin Configuration and Functions
4
Specifications
4.1
Absolute Maximum Ratings
4.2
Recommended Operating Conditions
4.3
Thermal Information
4.4
Electrical Characteristics
4.5
Switching Characteristics
4.6
Operating Characteristics
5
Parameter Measurement Information
6
Detailed Description
6.1
Overview
6.2
Functional Block Diagram
6.3
Device Functional Modes
7
Application and Implementation
7.1
Power Supply Recommendations
7.2
Layout
7.2.1
Layout Guidelines
7.2.2
Layout Example
8
Device and Documentation Support
8.1
Documentation Support (Analog)
8.1.1
Related Documentation
8.2
ドキュメントの更新通知を受け取る方法
8.3
サポート・リソース
8.4
Trademarks
8.5
静電気放電に関する注意事項
8.6
用語集
9
Revision History
10
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
D|14
N|14
サーマルパッド・メカニカル・データ
発注情報
jajsqa7d_oa
jajsqa7d_pm
1
特長
1.5V~5.5V で動作し、バランスのとれたノイズ耐性を電源電圧の 30% で実現
バイポーラ F、AS、S の速度と消費電力の大幅な低減
標準的なインバータよりも優れたノイズ耐性
標準的な入力立ち上がり / 立ち下がりスルーレートよりもはるかに低速で動作
伝搬遅延時間の平衡化
±24mA の出力駆動電流:15 個の F デバイスにファンアウト
SCR ラッチアップ耐性の高い CMOS プロセスと回路設計