JAJSUO2D November 1998 – May 2024 CD54AC161 , CD74AC161
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
A. CL にはプローブとテスト装置の容量が含まれます。
B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
C. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≦ 1MHz、ZO = 50Ω、tr = 3ns、tf = 3ns。波形間の位相関係は任意です。
D. クロック入力の fmax は、50% の入力デューティ サイクルで測定します。
E. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
F. tPLH と tPHL は tpd と同じです。
G. tPZL と tPZH は ten と同じです。
H. tPLZ と tPHZ は tdis と同じです。