JAJSSB1D November   1998  – October 2024 CD54AC164 , CD54ACT164 , CD74AC164 , CD74ACT164

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1 絶対最大定格
    2. 4.2 ESD 定格
    3. 4.3 推奨動作条件
    4. 4.4 熱に関する情報
    5. 4.5 DC の電気的仕様
    6. 4.6 スイッチング機能の前提条件
    7. 4.7 スイッチング仕様
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 標準 CMOS 入力
      2. 6.3.2 TTL 互換 CMOS 入力
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
        1. 7.2.1.1 電源に関する考慮事項
        2. 7.2.1.2 入力に関する考慮事項
        3. 7.2.1.3 出力に関する考慮事項
        4. 7.2.1.4 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート (アナログ)
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • BQA|14
  • N|14
サーマルパッド・メカニカル・データ

6.1 概要

CDx4AC(T)164 は 8 ビット シフト レジスタであり、2 つのシリアル入力 (A および B) が AND ゲート経由で接続され、非同期クリア (CLR) も備えています。このデバイスでは、入力データ ラインを HIGH に設定するためには、A および B の両方に HIGH 信号が必要です。どちらかの入力に LOW 信号が印加されると、入力データ ラインは LOW に設定されます。A および B のデータは、CLK が HIGH または LOW の間に変更できます (最小セットアップ時間要件が満たされている場合)。

CDx4AC(T)164の CLK ピンは、立ち上がりエッジ トリガであり、 LOW から HIGH への遷移でアクティブになります。立ち上がりエッジ トリガが発生すると、(A ● B) 入力データラインの結果が最初のレジスタに保存され、各レジスタのデータが次のレジスタに伝搬されます。最後のレジスタ QH のデータは、クロック トリガごとに破棄されます。CLR ピンに Low 信号が印加されると、CDx4AC(T)164 は、直ちにすべてのレジスタを論理 LOW 値に設定します。