JAJSQZ9C November   2002  – August 2024 CD74ACT14

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 Pin Configuration and Functions
  5. 4 Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Thermal Information
    5. 4.5 Electrical Characteristics
    6. 4.6 Switching Characteristics
    7. 4.7 Operating Characteristics
  6. 5 Parameter Measurement Information
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Device Functional Modes
  8. 7 Application and Implementation
    1. 7.1 Power Supply Recommendations
    2. 7.2 Layout
      1. 7.2.1 Layout Guidelines
        1. 7.2.1.1 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Documentation
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • N|14
サーマルパッド・メカニカル・データ
発注情報

3 Pin Configuration and Functions

CD74ACT14 CD74ACT14 D or N Package, 14-Pin SOIC or PDIP (Top View) Figure 3-1 CD74ACT14 D or N Package, 14-Pin SOIC or PDIP (Top View)
Table 3-1 Pin Functions
PIN I/O DESCRIPTION
NAME NO.
1A 1 Input Channel 1, Input A
1Y 2 Output Channel 1, Output Y
2A 3 Input Channel 2, Input A
2Y 4 Output Channel 2, Output Y
3A 5 Input Channel 3, Input A
3Y 6 Output Channel 3, Output Y
GND 7 — Ground
4Y 8 Output Channel 4, Output Y
4A 9 Input Channel 4, Input A
5Y 10 Output Channel 5, Output Y
5A 11 Input Channel 5, Input A
6Y 12 Output Channel 6, Output Y
6A 13 Input Channel 6, Input A
VCC 14 — Positive Supply