Data Sheet
CDx4ACT32 クワッド 2 入力正論理 OR ゲート
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- 入力は TTL 電圧互換
- バッファ付き入力
- バイポーラ F、AS、S の速度と消費電力の大幅な低減
- 伝搬遅延時間の平衡化
- •±24mA 出力駆動電流
- 15 F デバイスへのファンアウト
- SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
- MIL-STD-883、Method 3015 に準拠した 2kV を超える ESD 保護
2 概要
’ACT32 デバイスは、クワッド 2 入力正論理 OR ゲートです。これらのデバイスは、ブール関数 Y = A • B、すなわち Y = A + B を正論理で実行します。
製品情報
| 部品番号 | パッケージ (1) | パッケージ サイズ(2) | 本体サイズ (3) |
|---|---|---|---|
| CDx4ACT32 | D (SOIC、14) | 8.65 mm × 6 mm | 8.65 mm × 3.9 mm |
| N (PDIP、14) | 19.3mm × 9.4mm | 19.3mm × 6.35mm | |
| J (CDIP、14) | 19.55mm × 7.9mm | 19.55mm × 6.7mm |
(1) 詳細については、セクション 10 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
論理図 (正論理)3 Pin Configuration and Functions
Figure 3-1 CD54ACT32 J Package; CD74ACT32 N or
D Package; CDIP, SOIC, or PDIP (Top View)Table 3-1 Pin Functions
| PIN | I/O | DESCRIPTION | ||
|---|---|---|---|---|
| NAME | SOIC, PDIP, CDIP | |||
| 1A | 1 | I | 1A Input | |
| 1B | 2 | I | 1B Input | |
| 1Y | 3 | O | 1Y Output | |
| 2A | 4 | I | 2A Input | |
| 2B | 5 | I | 2B Input | |
| 2Y | 6 | O | 2Y Output | |
| 3Y | 8 | O | 3Y Output | |
| 3A | 9 | I | 3A Input | |
| 3B | 10 | I | 3B Input | |
| 4Y | 11 | O | 4Y Output | |
| 4A | 12 | I | 4A Input | |
| 4B | 13 | I | 4B Input | |
| GND | 7 | — | Ground Pin | |
| NC | — | — | No Connection | |
| VCC | 14 | — | Power Pin | |
