JAJSPM9E August 1997 – April 2021 CD54HC30 , CD74HC30
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このデバイスには、単一の独立した 8 入力 NAND ゲートが内蔵されています。各ゲートはブール関数 Y = A ● B ● C ● D ● E ● F ● G ● H を正論理で実行します。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
CD74HC30M | SOIC (14) | 8.70mm × 3.90mm |
CD74HC30E | PDIP (14) | 19.30mm × 6.40mm |
CD74HC30NS | SO (14) | 10.20mm × 5.30mm |
CD74HC30PW | TSSOP (14) | 5.00mm × 4.40mm |
CD54HC30F | CDIP (14) | 21.30mm × 7.60mm |