JAJSO09F August   1997  – February 2022 CD54HC4002 , CD74HC4002

PRODUCTION DATA  

  1. 1 特長
  2. 2 概要
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
  5. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Switching Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • N|14
サーマルパッド・メカニカル・データ
発注情報

2 概要

HC4002 ロジックゲートはシリコンゲート CMOS 技術を利用して、標準 CMOS IC の低消費電力で LSTTL ゲートと同様の動作速度を実現しています。すべてのデバイスに、10 の LSTTL 負荷を駆動する機能があります。HC4002 ロジック・ファミリの機能およびピン配置は、標準の LS ロジック・ファミリと互換性があります。

デバイス情報
部品番号 パッケージ(1) 本体サイズ (公称)
CD74HC4002M SOIC (14) 8.65mm × 3.9mm
CD54HC4002F3A CDIP (14) 19.55mm × 6.71mm
CD74HC4002E PDIP (14) 19.31mm × 6.35mm
CD74HC4002PW TSSOP (14) 5.0mm × 4.4mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-B127EBCB-271E-4DC4-A097-235A977819F1-low.gif機能ブロック図