JAJSOZ9E December   1998  – August 2022 CD54HC4511 , CD74HC4511 , CD74HCT4511

PRODUCTION DATA  

  1. 1 特長
  2. 2 概要
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
  5. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  Recommended Operating Conditions for 'HC4511 (1)
    3. 5.3  Recommended Operating Conditions for CD74HCT4511 (1)
    4. 5.4  Thermal Information
    5. 5.5  'HC4511 Electrical Characteristics
    6. 5.6  CD74HCT4511 Electrical Characteristics
    7. 5.7  'HC4511 Timing Requirements
    8. 5.8  Switching Characteristics
    9. 5.9  CD74HCT4511 Timing Requirements
    10. 5.10 CD74HCT4511 Switching Characteristics
    11. 5.11 Operating Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information
    1. 11.1 Tape and Reel Information
    2. 11.2 Mechanical Data

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • N|16
サーマルパッド・メカニカル・データ
発注情報

2 概要

CD54HC4511、CD74HC4511、CD74HCT4511 は、BCD から 7 セグメントへのラッチ / デコーダ / ドライバで、4 つのアドレス入力 (D0～D3) と、アクティブ Low のブランキング (BL) 入力、ランプ・テスト (LT) 入力、ラッチ・イネーブル (LE) 入力を搭載しており、ラッチ・イネーブル入力が High のときは BCD 入力をラッチに保存できます。LE が Low のときはラッチがディセーブルで、出力が BCD 入力に対して透過的になります。

製品情報
部品番号 パッケージ (1) 本体サイズ (公称)
CD54HC4511 J (CDIP、16) 24.38mm × 6.92mm
CD74HC4511 N (PDIP、16) 19.31mm × 6.35mm
D (SOIC、16) 9.90mm × 3.90mm
PW (TSSOP、16) 5.00mm × 4.40mm
CD74HCT4511 N (PDIP、16) 19.31mm × 6.35mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-3BC89C6D-3D79-4EA9-99FF-31B1D5988794-low.pngディスプレイ