JAJST12E April   2004  – February 2024 CDCVF2509

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5.   Pin Configuration and Functions
  6. 4Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 Dissipation Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Package Thermal Resistance
    5. 4.5 Electrical Characteristics
    6. 4.6 Timing Requirements
    7. 4.7 Switching Characteristics
    8. 4.8 Typical Characteristics
  7. 5Parameter Measurement Information
  8. 6Device and Documentation Support
    1. 6.1 Documentation Support
      1. 6.1.1 Related Documentation
    2. 6.2 サポート・リソース
    3. 6.3 Trademarks
    4. 6.4 静電気放電に関する注意事項
    5. 6.5 用語集
  9. 7Revision History
  10. 8Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|24
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • PC133 SDRAM 登録 DIMM 仕様 Rev. 1.1 を満たし、それを上回るよう設計
  • 拡散スペクトラム クロック互換
  • 動作周波数：50MHz～175MHz
  • 66MHz から 166MHz への静的位相誤差の分布は ±125ps です
  • 66MHz でのジッタ (cyc - cyc) と 166MHz の間の代表値 = 70ps
  • 先進のディープ サブミクロン プロセスにより、現行世代の PC133 デバイスに比べて消費電力を 40% 以上低減
  • プラスチック 24 ピン TSSOP で供給可能
  • 同期 DRAM アプリケーション向けのフェーズ ロック ループ クロック分配機能
  • 1 つのクロック入力を、5 つの出力のうちの 1 つのバンクと 4 つの出力のうちの 1 つのバンクに分配
  • 出力バンクごとに独立した出力イネーブル
  • 外部フィードバック (FBIN) 端子を使用して、出力をクロック入力に同期します
  • 25Ω のオンチップ直列ダンピング抵抗
  • 外部 RC ネットワーク不要
  • 3.3V で動作