3 概要

CDCVF2509 は、高性能、低スキュー、低ジッタのフェーズ ロック ループ (PLL) クロック ドライバです。本デバイスは PLL を使用して、周波数と位相の両方について、フィードバック (FBOUT) 出力をクロック (CLK) 入力信号に正確に整合させます。このデバイスは、同期 DRAM で使用するように特に設計されています。CDCVF2509 は 3.3V の V_CC で動作し、ポイント ツー ポイントの負荷を駆動するように設計された直列ダンピング抵抗を内蔵しています。

5 つの出力を持つ 1 バンクと 4 つの出力を持つ 1 バンクは、CLK の低スキュー、低ジッタ コピーを 9 つ提供します。出力信号のデューティ サイクルは、CLK のデューティ サイクルに関係なく 50% に調整されます。出力の各バンクは、制御 (1G および 2G) 入力を使用して個別にイネーブルまたはディセーブルされます。G 入力が High のとき、出力は CLK によって位相および周波数でスイッチングされます。G 入力が Low のとき、出力はディセーブルされて論理 Low 状態になります。

PLL を搭載した多くの製品とは異なり、CDCVF2509 は外部 RC ネットワークを必要としません。PLL 用のループ フィルタがオンチップに内蔵されており、部品数、基板面積、コストを最小限に抑えています。

このデバイスは PLL 回路に基づいているため、CDCVF2509 では、基準信号へのフィードバック信号の位相ロックを実現するために安定化時間が必要です。この安定化時間は、電源投入時および CLK で固定周波数の固定位相信号が印加された後、および PLL 基準信号またはフィードバック信号が変更された後に必要です。AV_CC をグランドにストラップすることで、PLL をバイパスできます。

CDCVF2509A は、0℃～85℃で動作特性が規定されています。

アプリケーション情報については、『CDC509/516/2509/2510/2516 の高速ディストリビューション設計技法』および『CDC2509A/2510A PLL とスペクトラム拡散クロック (SSC) の使用』アプリケーション ノートを参照してください。