JAJSDL0A February   2017  – July 2017 CSD17318Q2

PRODUCTION DATA.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
  4. 4改訂履歴
  5. 5Specifications
    1. 5.1 Electrical Characteristics
    2. 5.2 Thermal Characteristics
    3. 5.3 Typical MOSFET Characteristics
  6. 6デバイスおよびドキュメントのサポート
    1. 6.1 ドキュメントの更新通知を受け取る方法
    2. 6.2 コミュニティ・リソース
    3. 6.3 商標
    4. 6.4 静電気放電に関する注意事項
    5. 6.5 Glossary
  7. 7メカニカル・データ
    1. 7.1 Q2パッケージの寸法
      1. 7.1.1 推奨されるPCBパターン
      2. 7.1.2 推奨されるステンシル・パターン
    2. 7.2 Q2のテープ・アンド・リール情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DQK|6
サーマルパッド・メカニカル・データ
発注情報

7 メカニカル・データ

7.1 Q2パッケージの寸法

CSD17318Q2 Mech.png
  1. すべての直線寸法はミリメートル(mm)単位です。括弧内のすべての寸法は、参照のみを目的としたものです。寸法と許容誤差は、ASME Y14.5M準拠です。
  2. この図面は、予告なく変更される可能性があります。
  3. 熱特性および機械的な性能を実現するため、パッケージのサーマル・パッドはプリント基板にハンダ付けする必要があります。

7.1.1 推奨されるPCBパターン

CSD17318Q2 PCB1.png
CSD17318Q2 PCB2.png
  1. このパッケージは、基板上のサーマル・パッドにハンダ付けされるよう設計されています。詳細については、『QFN/SON PCBアタッチメント』(SLUA271)を参照してください。

7.1.2 推奨されるステンシル・パターン

CSD17318Q2 Stencil.png
  1. レーザ・カット・アパーチャの壁面を台形にし、角に丸みを付けることで、ペースト離れが良くなります。IPC-7525には、別の設計推奨事項が存在する可能性があります。

7.2 Q2のテープ・アンド・リール情報

CSD17318Q2 M0168-01_LPS235.gif

NOTES:

1. スプロケット・ホールの中心線から、ポケットの中心線までを測定します。
2. 10個のスプロケット・ホールの累積許容誤差は±0.20です。
3. 他の材料も利用可能です。
4. フォーム・テープの標準SRは最大109 OHM/SQです。
5. すべての寸法は、特記されていないかぎりmm単位です。