JAJSDT0 September   2017 CSD87503Q3E

PRODUCTION DATA.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
    1.     上面図
    2.     回路イメージ
    3.     RDD(on)とVGSとの関係
  4. 4改訂履歴
  5. 5 Specifications
    1. 5.1 Electrical Characteristics
    2. 5.2 Thermal Information
    3. 5.3 Typical MOSFET Characteristics
  6. 6デバイスおよびドキュメントのサポート
    1. 6.1 ドキュメントの更新通知を受け取る方法
    2. 6.2 コミュニティ・リソース
    3. 6.3 商標
    4. 6.4 静電気放電に関する注意事項
    5. 6.5 Glossary
  7. 7メカニカル、パッケージ、および注文情報
    1. 7.1 Q3パッケージの寸法
    2. 7.2 推奨されるPCBパターン
    3. 7.3 推奨されるステンシル開口部

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

Typical MOSFET Characteristics

TA = 25°C (unless otherwise stated)
CSD87503Q3E D001_SLPS661.png
Figure 1. Transient Thermal Impedance
CSD87503Q3E D002_SLPS661.gif
Note: Measurement taken with both gates tied together
Figure 2. Saturation Characteristics
CSD87503Q3E D004_SLPS661.gif
ID1D2 = 6 A VD1D2 = 15 V
Figure 4. Gate Charge
CSD87503Q3E D006_SLPS661.gif
ID = 250 µA
Figure 6. Threshold Voltage vs Temperature
CSD87503Q3E D008_SLPS661.gif
ID1D2 = 6 A VD1D2 = 15 V
Note: Measurement taken with both gates tied together
Figure 8. Normalized On-State Resistance vs Temperature
CSD87503Q3E D010_SLPS661.gif
Single pulse, max RθJC = 8°C/W
Figure 10. Maximum Safe Operating Area
CSD87503Q3E D012_SLPS661.gif
Figure 12. Maximum Drain Current vs Temperature
CSD87503Q3E D003_SLPS661.gif
VD1D2 = 5 V
Figure 3. Transfer Characteristics
CSD87503Q3E D005_SLPS661.gif
Figure 5. Capacitance
CSD87503Q3E D007_SLPS661.gif
Figure 7. On-State Resistance vs Gate-to-Source Voltage
CSD87503Q3E D009_SLPS661.gif
Figure 9. Typical Diode Forward Voltage
CSD87503Q3E D011_SLPS661.gif
Figure 11. Single Pulse Unclamped Inductive Switching