• 12 ビット分解能
• 最大入力および出力サンプル・レート：
  • シングル・チャネルで最大 6.4GSPS
  • デュアル・チャネルで最大 3.2GSPS
• マルチナイキスト動作モード：
  • シングル・チャネル・モード：NRZ、RTZ、RF
  • デュアル・チャネル・モード：NRZ、RTZ、RF、2xRF
• デバイス全体で低レイテンシ：6～8ns
• 送信機能を低レイテンシ レシーバ ADC12DL3200 にマッチングさせる機能
  • DAC と ADC の合計レイテンシ < 15ns (FPGA を含まない)
• パラレル DDR LVDS インターフェイス
  • タイミングを簡素化するソース同期インターフェイス：
  • 24 または 48 本の LVDS ペアで最大 1.6Gbps に対応
  • 12 ビット・バスごとに 1 つの LVDS DDR クロック
• 出力周波数範囲：> 8GHz
• フルスケール電流：21mA
• クロックと同期の簡素化
  • SYSREF のウィンドウ処理により、セットアップ時間とホールド時間を簡素化
• オンチップのダイレクト・デジタル・シンセサイザ（DDS）
  • シングルトーンと 2 トーンの正弦波生成
  • 32 x 32 ビット数値制御オシレータ
  • 高速周波数ホッピング機能 (500ns 未満）
  • 同期 CMOS 周波数 / 位相入力
• f_OUT = 4.703 GHz、6.4GSPS、RF モードで高性能を発揮
  • 出力電力：-3dBm
  • ノイズ・フロア (70MHz オフセット)：-147dBc/Hz
  • SFDR：60dBc
• 電源：1.0V、1.8V、-1.8V
• 消費電力：1.49W (2 チャネル、RF モード、3.2GSPS)
• パッケージ：256 ボール FCBGA (17 x 17mm、1mm ピッチ)

• 電子兵器
• ジェネレータ：パルス、パターン、任意波形ジェネレータ (AWG)

DAC12DL3200 は、超低レイテンシのデュアル・チャネル RF サンプリング D/A コンバータ (DAC) であり、デュアル・チャネル・モードで最大 3.2GSPS 、シングル・チャネル・モードで 6.4GSPS の入力 / 出力レートに対応します。この DAC は、2GHz を上回る信号帯域幅を送信することができ、マルチナイキスト出力モードを使用する場合はキャリア周波数が 8GHz に迫ります。高い出力周波数範囲により、 C バンド (8GHz) 以上での直接サンプリングが可能です。

DAC12DL3200 は、デュアル・チャネル・モードで I/Q ベースバンド DAC として使用できます。また、サンプリング・レートが高く出力周波数範囲が広い DAC12DL3200 は、任意波形生成 (AWG) と直接デジタル合成 (DDS) に対応しています。統合された DDS ブロックにより、シングルトーンと 2 トーン生成がチップ上で可能になります。

DAC12DL3200 は、最大 48 個の LVDS ペアと 4 個の DDR LVDS クロックで構成されるパラレル LVDS インターフェイスを採用しています。インターフェイスの同期にはストローブ信号を使用します。この信号は、最下位ビット (LSB) で送信することも、オプションとして専用のストローブ LVDS レーン上で送信することもできます。各 LVDS ペアは、最大 1.6Gbps に対応します。同期信号 (SYSREF) を使用したマルチデバイス同期をサポートしており、 JESD204B/C クロック供給デバイスとの互換性を確保しています。SYSREF ウィンドウ処理により、マルチデバイス・システムでの同期が簡単になります。

デュアル・チャネル・モードの周波数応答