DATA SHEET
DAC12DL3200 低レイテンシ LVDS インターフェイス搭載、最大 6.4GSPS のシングルチャネル / 3.2GSPS デュアルチャネル 12 ビット D/A コンバータ (DAC)
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- 12 ビット分解能
- 最大入力および出力サンプル・レート:
- シングル・チャネルで最大 6.4GSPS
- デュアル・チャネルで最大 3.2GSPS
- マルチナイキスト動作モード:
- シングル・チャネル・モード:NRZ、RTZ、RF
- デュアル・チャネル・モード:NRZ、RTZ、RF、2xRF
- デバイス全体で低レイテンシ:6~8ns
- 送信機能を低レイテンシ レシーバ ADC12DL3200 にマッチングさせる機能
- DAC と ADC の合計レイテンシ < 15ns (FPGA を含まない)
- パラレル DDR LVDS インターフェイス
- タイミングを簡素化するソース同期インターフェイス:
- 24 または 48 本の LVDS ペアで最大 1.6Gbps に対応
- 12 ビット・バスごとに 1 つの LVDS DDR クロック
- 出力周波数範囲:> 8GHz
- フルスケール電流:21mA
- クロックと同期の簡素化
- SYSREF のウィンドウ処理により、セットアップ時間とホールド時間を簡素化
- オンチップのダイレクト・デジタル・シンセサイザ(DDS)
- シングルトーンと 2 トーンの正弦波生成
- 32 x 32 ビット数値制御オシレータ
- 高速周波数ホッピング機能 (500ns 未満)
- 同期 CMOS 周波数 / 位相入力
- fOUT = 4.703 GHz、6.4GSPS、RF モードで高性能を発揮
- 出力電力:-3dBm
- ノイズ・フロア (70MHz オフセット):-147dBc/Hz
- SFDR:60dBc
- 電源:1.0V、1.8V、-1.8V
- 消費電力:1.49W (2 チャネル、RF モード、3.2GSPS)
- パッケージ:256 ボール FCBGA (17 x 17mm、1mm ピッチ)