JAJSK36A
October 2020 – September 2023
DAC43701-Q1
,
DAC53701-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Requirements: I2C Standard Mode
6.7
Timing Requirements: I2C Fast Mode
6.8
Timing Requirements: I2C Fast-Mode Plus
6.9
Timing Requirements: GPI
6.10
Timing Diagram
6.11
Typical Characteristics: VDD = 5.5 V (Reference = VDD) or VDD = 5 V (Internal Reference)
6.12
Typical Characteristics: VDD = 1.8 V (Reference = VDD) or VDD = 2 V (Internal Reference)
6.13
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Digital-to-Analog Converter (DAC) Architecture
7.3.1.1
Reference Selection and DAC Transfer Function
7.3.1.1.1
Power Supply as Reference
7.3.1.1.2
Internal Reference
7.3.2
General-Purpose Input (GPI)
7.3.3
DAC Update
7.3.3.1
DAC Update Busy
7.3.4
Nonvolatile Memory (EEPROM or NVM)
7.3.4.1
NVM Cyclic Redundancy Check
7.3.4.2
NVM_CRC_ALARM_USER Bit
7.3.4.3
NVM_CRC_ALARM_INTERNAL Bit
7.3.5
Programmable Slew Rate
7.3.6
Power-On Reset (POR)
7.3.7
Software Reset
7.3.8
Device Lock Feature
7.3.9
PMBus Compatibility
7.4
Device Functional Modes
7.4.1
Power Down Mode
7.4.2
Continuous Waveform Generation (CWG) Mode
7.4.3
PMBus Compatibility Mode
7.5
Programming
7.5.1
F/S Mode Protocol
7.5.2
I2C Update Sequence
7.5.2.1
Address Byte
7.5.2.1.1
Target Address Configuration
7.5.2.2
Command Byte
7.5.3
I2C Read Sequence
7.6
Register Map
7.6.1
STATUS Register (address = D0h) [reset = 000Ch or 0014h]
7.6.2
GENERAL_CONFIG Register (address = D1h) [reset = 01F0h]
7.6.3
CONFIG2 Register (address = D2h) [reset = device-specific]
7.6.4
TRIGGER Register (address = D3h) [reset = 0008h]
7.6.5
DAC_DATA Register (address = 21h) [reset = 0000h]
7.6.6
DAC_MARGIN_HIGH Register (address = 25h) [reset = device-specific]
7.6.7
DAC_MARGIN_LOW Register (address = 26h) [reset =device-specific]
7.6.8
PMBUS_OPERATION Register (address = 01h) [reset = 0000h]
7.6.9
PMBUS_STATUS_BYTE Register (address = 78h) [reset = 0000h]
7.6.10
PMBUS_VERSION Register (address = 98h) [reset = 2200h]
8
Application and Implementation
8.1
Application Information
8.2
Typical Applications
8.2.1
Power-Supply Margining
8.2.1.1
Design Requirements
8.2.1.2
Detailed Design Procedure
8.2.1.3
Application Curves
8.2.2
LED Thermal Foldback
8.2.2.1
Design Requirements
8.2.2.2
Detailed Design Procedure
8.2.2.3
Application Curves
8.3
Power Supply Recommendations
8.4
Layout
8.4.1
Layout Guidelines
8.4.2
Layout Example
9
Device and Documentation Support
9.1
Documentation Support
9.1.1
Related Documentation
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
Trademarks
9.5
静電気放電に関する注意事項
9.6
用語集
10
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DSG|8
MPDS308C
サーマルパッド・メカニカル・データ
DSG|8
QFND141I
発注情報
jajsk36a_oa
1
特長
車載アプリケーション用に AEC-Q100 認定済み:
温度グレード 1:–40℃~+125℃、T
A
1 LSB の INL と DNL (10 ビットおよび 8 ビット)
幅広い動作範囲
電源:1.8V~5.5V
汎用入力 (GPI) ベースの機能トリガ
PMBus™
互換 I
2
C インターフェイス
Standard、Fast、Fast mode plus
ブロードキャスト・アドレスを使用して構成された 4 つのターゲット・アドレス・オプション
V
IH
:1.62V (V
DD
= 5.5V の場合)
ユーザーがプログラム可能な不揮発性メモリ (NVM/EEPROM)
すべてのレジスタ設定の保存と復元
プログラム可能な波形生成:方形波、三角波、のこぎり波
三角波と FB ピンを使用するパルス幅変調 (PWM) 出力
デジタル・スルーレート制御
内部リファレンス
超低消費電力:1.8V で 0.2mA
柔軟な起動:ハイ・インピーダンスまたは 10K-GND
超小型パッケージ:8 ピン WSON (2mm × 2mm)