JAJSRM3A November 2023 – July 2025 DAC530A2W , DAC532A3W
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
DAC53xAxWデバイスの電圧出力 DAC チャネルは、ストリング アーキテクチャと電圧出力アンプ、さらにチャネル 1 には外部フィードバック ピンを備えています。セクション 6.2 に、3V から 5.5V への電源で動作する DAC アーキテクチャを、ブロック図内で示します。DAC の内部基準電圧は 1.21V です 。オプションとして、電源を基準電圧として使用します。電圧出力モードは、複数のプログラム可能な出力範囲をサポートしています。
DAC53xAxWデバイスは、VDD がオフのときは Hi-Z 出力をサポートするため、最大 1.25V の強制電圧で出力ピンで非常に低いリーク電流を維持できます。DAC の出力ピンはデフォルトでハイ インピーダンス モードで起動するため、これらのデバイスは電圧マージニングやスケーリング用途に最適です。パワーアップ時のモードを10kΩ-GND または 100kΩ-GND に変更するには、COMMON-CONFIG レジスタ内の該当する DAC-PDN-x フィールドを設定し、これらのビットをデバイスの NVM に書き込みます。
DAC53xAxW デバイスは、チャネル 1 のコンパレータモードをサポートしています。FB1 ピンは、コンパレータの入力として機能します。DAC アーキテクチャは、レジスタ設定を使用してコンパレータ出力の反転をサポートしています。コンパレータ出力は、プッシュプルまたはオープン ドレインにできます。コンパレータ モードは、margin-high および margin-low レジスタ フィールド、ラッチ コンパレータ、およびウィンドウ コンパレータを使用して、プログラム可能なヒステリシスをサポートしています。コンパレータ出力は、デバイスから内部でアクセスできます。
チャネル 2 は電流源として機能し、300mA 出力時に最小 770mV のヘッドルームを確保しています。電流出力を使用する際は、デバイスの接合部温度が推奨制限範囲内に維持されていることを確認してください。
DAC53xAxW デバイスには、プロセッサレスでの動作と高集積を可能にするスマート機能セットが含まれています。NVM により、予測可能な起動が可能になります。プロセッサが存在しない場合、またはプロセッサまたはソフトウェアが故障した場合、GPIO は SPI または I2C インターフェイスなしで DAC 出力をトリガします。統合機能と FB1 ピンにより、制御アプリケーションで PWM 出力が可能になります。