JAJSJI3D September   2007  – November 2021 DAC5662A

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configurations and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Resistance Characteristics
    5. 6.5  Electrical Characteristics
    6. 6.6  Electrical Characteristics
    7. 6.7  Electrical Characteristics, AC
    8. 6.8  Electrical Characteristics, DC
    9. 6.9  Switching Characteristics
    10. 6.10 Typical Characteristics
  7. 7 Parameter Measurement Information
    1. 7.1 Digital Inputs and Timing
      1. 7.1.1 Digital Inputs
      2. 7.1.2 Input Interfaces
      3. 7.1.3 デュアル・バスのデータ・インターフェイスとタイミング
      4. 7.1.4 Single-Bus Interleaved Data Interface and Timing
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 DAC Transfer Function
      2. 8.3.2 Analog Outputs
      3. 8.3.3 Output Configurations
      4. 8.3.4 Differential With Transformer
      5. 8.3.5 Single-Ended Configuration
      6. 8.3.6 Reference Operation
        1. 8.3.6.1 Internal Reference
        2. 8.3.6.2 External Reference
      7. 8.3.7 Gain Setting Option
    4. 8.4 Device Functional Modes
      1. 8.4.1 Sleep Mode
  9. 9 Application and Implementation
    1. 9.1 Application Informmation
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 Trademarks
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.1.3 デュアル・バスのデータ・インターフェイスとタイミング

デュアル・バス・モードでは、MODE ピンは DVDD に接続します。DAC5662A 内の 2 つのコンバータ・チャネルは、2 つの独立した 12 ビット・パラレル・データ・ポートで構成されています。各 DAC チャネルは、個別の書き込み (WRTA、WRTB) ラインとクロック (CLKA、CLKB) ラインによって制御されます。WRT ラインはチャネル入力ラッチを制御し、CLK ラインは DAC ラッチを制御します。WRT ラインの立ち上がりエッジで、まず入力ラッチにデータが読み込まれます。

本質的に同じ周期 (しかし位相が異なる場合があります) を持つ 2 つのクロック・ドメインが DAC562A に入力されるため、内部でデータを転送するには、書き込みおよびクロック入力の適切なシーケンスが必要です。これは、クロックの立ち上がりエッジと書き込み入力の立ち上がりエッジの間の最小時間の要件によって定義されます。これは本質的に、CLK の立ち上がりエッジが、WRT 信号の立ち上がりエッジ以前に発生する必要があることを意味します。書き込みの立ち上がりエッジの後にクロックの立ち上がりエッジが発生する場合、遅延を 2ns 以内に維持する必要があります。クロック入力と書き込み入力を外部から接続する場合、これらの条件を満たすように注意します。すべての仕様は、WRT ラインと CLK ラインを互いに接続した状態で測定されていることに注意します。

GUID-E1A5232B-8888-4851-BF88-6D6202FEC7ED-low.gif図 7-3 デュアル・バス・モード動作