JAJSLP4A December   2021  – May 2024 DAC43508 , DAC53508 , DAC63508

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configurations and Functions
  6. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings
    3. 5.3  Recommended Operating Conditions
    4. 5.4  Thermal Information
    5. 5.5  Electrical Characteristics
    6. 5.6  Timing Requirements: SPI
    7. 5.7  Timing Requirements: Logic
    8. 5.8  Timing Diagrams
    9. 5.9  Typical Characteristics: Static Performance
    10. 5.10 Typical Characteristics: Dynamic Performance
    11. 5.11 Typical Characteristics: General
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Feature Description
      1. 6.3.1 Digital-to-Analog Converter (DAC) Architecture
        1. 6.3.1.1 DAC Transfer Function
        2. 6.3.1.2 DAC Register Update and LDAC Functionality
        3. 6.3.1.3 CLR Functionality
        4. 6.3.1.4 Output Amplifier
      2. 6.3.2 Reference
      3. 6.3.3 Power-On Reset (POR)
      4. 6.3.4 Software Reset
    4. 6.4 Device Functional Modes
      1. 6.4.1 Power-Down Mode
    5. 6.5 Programming
      1. 6.5.1 Serial Peripheral Interface (SPI)
  8. 7 Register Map
    1. 7.1 DEVICE_CONFIG Register (address = 01h) [reset = 00FFh]
    2. 7.2 STATUS_TRIGGER Register (address = 02h) [reset = 0000h]
    3. 7.3 BRDCAST Register (address = 03h) [reset = 0000h]
    4. 7.4 DACn_DATA Register (address = 08h to 0Fh) [reset = 0000h]
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Programmable LED Biasing
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curve
      2. 8.2.2 Programmable Window Comparator
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
        3. 8.2.2.3 Application Curve
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

8 ビット DAC43508、10 ビット DAC53508、12 ビット DAC63508 (DACx3508) は、低消費電力、8 チャネルの電圧出力 D/A コンバータ (DAC) です。DACx3508 は、1.8V～5.5V の広い電源電圧範囲にわたって単調性を維持するように設計されています。DACx3508 は外部基準電圧を使用することで、各チャネルごとに 0.1mA 静止電流を消費する、フルスケール 1.8V～5.5V の出力電圧範囲を提供します。また、DACx3508 には、チャネルごとにユーザーがプログラム可能なパワーダウン レジスタも内蔵しています。これらのレジスタにより、DAC 出力バッファは起動時は 10KΩ-AGND パワーダウン状態にされ、これらの出力バッファにパワーアップ コマンドが発行されるまで、この状態を維持します。

低静止電流、広い電源電圧範囲、8 チャネル、チャネルあたりのパワーダウン オプションから、DACx3508 は高密度、低消費電力のバッテリ駆動システムに最適です。

これらのデバイスは、3 線式 (書き込み専用) シリアル ペリフェラル インターフェイス (SPI) 経由で通信します。これらのデバイスは、ロード DAC (LDAC) とクリア (CLR) 入力も備えています。

製品情報
部品番号 分解能 パッケージ (1)
DAC43508 8 ビット RTE (WQFN、16)
DAC53508 10 ビット
DAC63508 12 ビット
(1) 詳細については、セクション 11 を参照してください。

 

DAC43508 DAC53508 DAC63508 ブロック図ブロック図