JAJS261B
July 2007 – January 2018
DAC8881
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
ブロック図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Characteristics for
6.7
Timing Characteristics for and
6.8
Typical Characteristics: VDD = +5 V
6.9
TYpical Characteristics: VDD = +2.7 V
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Analog Output
7.3.2
Reference Inputs
7.3.3
Output Range
7.3.4
Input Data Format
7.3.5
Hardware Reset
7.3.6
Power-On Reset
7.3.7
Program Reset Value
7.3.8
Power Down
7.3.9
Double-Buffered Interface
7.3.10
Load DAC Pin (LDAC)
7.3.10.1
Synchronous Mode
7.3.10.2
Asynchronous Mode
7.3.11
1.8 V to 5.5 V Logic Interface
7.4
Device Functional Modes
7.4.1
Serial Interface
7.4.1.1
Input Shift Register
7.4.1.1.1
Stand-Alone Mode
7.4.1.1.2
Daisy-Chain Mode
8
Application and Implementation
8.1
Application Information
8.1.1
Bipolar Operation Using The DAC8881
8.2
Typical Application
8.2.1
DAC8881 Sample Hold Circuit
8.2.1.1
Design Requirements
8.2.1.2
Detailed Design Procedure
8.2.1.3
Application Curves
8.3
System Example
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGE|24
MPQF124G
サーマルパッド・メカニカル・データ
RGE|24
QFND008AA
発注情報
jajs261b_oa
11.1.1
関連資料
関連資料については、以下を参照してください。
『DAC8881評価モジュール』
(SLAU257)
『高精度出力のサンプル・アンド・ホールドのグリッチ低減設計ガイド』
(TIDU022)