DLPA3085 の照明ドライバは、2 つの外付け低抵抗 N チャネル FET を駆動するための降圧コントローラです (図 6-4)。降圧コンバータの動作原理は、アプリケーション ノート『スイッチモード電源の降圧電力段について』(SLVA057)で説明しています。適切に動作させるには、外付け部品、特にインダクタ L_OUT および出力コンデンサ C_OUT の選択が非常に重要です。最高の効率とリップル性能を得るには、等価直列抵抗 (ESR) が小さいインダクタとコンデンサを選択します。コンデンサの電圧定格は、アプリケーションでコンデンサの両端に印加される電圧の 2 倍以上に設定します。

図 6-4 一般的な照明ドライバ構成

降圧コンバータの部品選択は、入力電圧 (SYSPWR)、必要とされる出力電圧 (V_LED)、許容される出力電流リップルなど、いくつかの要因によって決まります。構成は、まずインダクタ L_OUT の選択から開始します。

降圧電力段のインダクタンスの値は、インダクタに流れるピーク ツー ピーク リップル電流が一定の範囲内に収まるように選択します。ここでは、インダクタの電流リップル k_{I_RIPPLE} が 0.3 (30%) 未満になるように目標を設定します。入力および出力電圧、出力電流、降圧コンバータのスイッチング周波数 (ƒ_SWITCH = 600kHz)、インダクタ リップル 0.3 (30%) から、インダクタの最小値を計算できます。

式 1.

例：V_IN= 12V、V_OUT= 4.3V、I_OUT= 16A とすると、インダクタの値は、 L_OUT = 1µH になります。

インダクタが選択できれば、次に、出力コンデンサ C_OUT を決定できます。この値は、照明ループの周波数補償が、15kHz の LC タンク共振周波数に対して設計されているという事実を利用して計算されます。

式 2.

例：L _OUT = 1µH とすれば、C_OUT = 110µF になります。実用的な値は 2 × 68µF です。ここでは、ESR をさらに低減するために、2 個のコンデンサを並列接続することを選択します。

選択したインダクタおよびコンデンサによって、出力電圧リップルが決まります。結果として得られる出力電圧リップル V_{LED_RIPPLE} は、インダクタのリップル k_{I_RIPPLE}、出力電流 I_OUT、スイッチング周波数 ƒ_SWITCH、コンデンサの値 C_OUT の関数です。

式 3.

例： k_{I_RIPPLE}= 0.3、I_OUT= 16A、ƒ_SWITCH= 600kHz、C_OUT= 2 x 68µF により、出力電圧リップルは V_{LED_RIPPLE} = 7mVpp となります。

見てわかるように、これは比較的小さいリップルです。

容量値を小さくすることを強く推奨します。コンデンサの値が大きいほど、より多くのエネルギーが蓄積されます。V_LED が下降するときには、蓄積されたエネルギーを消費する必要があります。その結果、放電電流が大きくなる可能性があります。LED 電流が I₁ のときに、V_LED が V₁ から V₂に下降した場合。理論上のピーク逆電流は次のとおりです。

式 4.

選択した外付け FET によっては、各パワー FET に以下の 3 つの部品を追加する必要があります。

• ゲート直列抵抗 (R_G)
• ゲート直列ダイオード (D_G)
• ゲート並列容量 (C_G)

基板設計では、これらの部品用のプレースホルダ (予備パターン) を用意することをお勧めします。

ゲート直列抵抗は、パワー FET のイネーブル過渡を遅らせることができます。大電流がスイッチングされるので、高速過渡現象が発生するとリンギングの潜在的なリスクがあります。ターンオン過渡を遅くすると、ドレイン電流のエッジの急勾配が減少し、誘導性リンギングが減少します。通常は数Ω の抵抗で十分です。

このゲート直列抵抗は、パワー FET のターンオフ過渡時にも存在します。これは、オーバーラップなしのタイミングに悪影響を及ぼす可能性があります。パワー FET のターンオフ過渡を高速に維持するため、ゲート直列抵抗とともに並列ダイオードを使用できます。ダイオードのカソードは、高速なゲート プルダウンを実現するために DLPA3085 デバイスに向いている必要があります。

特定の構成と FET の選択に応じて必要になる可能性がある 3 番目の部品は、追加のゲート - ソース間フィルタ容量です。特に電源電圧が高い場合は、この容量を推奨します。ドレイン電圧振幅が大きく、ドレイン - ゲート間静電容量が大きいため、ディセーブルされたパワー FET のゲートが寄生的に High にプルアップされる可能性があります。

ローサイド FET の場合、これは、パワー コンバータが電流を供給しているとき、オーバーラップなしの時間の最後に発生する可能性があります。この場合、オーバーラップなしの時間が終了した時点で、このスイッチ ノードは Low になります。ハイサイド FET がオンになると、スイッチ ノードが High になります。スイッチ ノードのエッジが大きく急勾配なので、ローサイド FET のドレイン - ゲート容量を経由してローサイド FET のゲートに電荷が注入されます。その結果、ローサイド FET が短時間イネーブルになって、貫通電流を発生させる可能性があります。

ハイサイド FET についても、同様の事例が存在します。パワー コンバータが VLED を放電している場合、パワー コンバータの電流は内側に向かっており、オーバーラップなしの時間が終わるとスイッチ ノードは High になります。この時点でローサイド FET がイネーブルになると、ハイサイド FET のゲート - ドレイン間容量を経由してハイサイド FET のゲートに電荷が注入され、デバイスが短時間オンになる可能性があります。この場合も、貫通電流が発生します。

ドレイン - ゲート間容量による電荷注入の影響を低減するために、追加のゲート - ソース間フィルタ容量を使用できます。ゲート - ソース間容量とゲート - ドレイン間容量の間で線形的に電圧が分割されていると仮定すると、電源電圧が 20V の場合、ゲート - ソース間容量とゲート - ドレイン間容量の比率を約 1:10 以上に維持する必要があります。クロス導通の可能性について、ゲート駆動信号およびスイッチ ノードを注意深くテストすることを推奨します。

場合によっては、デュアル FET を使用して消費電力 (熱) を拡散することもあります。寄生ゲート発振を防止するため、図 6-5 に示す構造を推奨します。発振の可能性を抑制するため、各ゲートは R_ISO によって絶縁されてい ます。通常は 1Ω の抵抗で十分です。

図 6-5 パワー FET の並列使用時、R_ISO によるゲート発振防止

最後に、降圧コンバータでは、この他に 2 つの部品を選択する必要があります。入力コンデンサ (ピン ILLUM_A_VIN) の値は、選択した出力容量 C _OUT 以上とする必要があります。この場合は、≥ 2 × 68µF です。ILLUM_A_SWITCH と ILLUM_A_BOOST の間にあるコンデンサは、ハイサイド FET を駆動するチャージ ポンプ コンデンサです。推奨値は 100nF です。