JAJSUV5A June   2024  – August 2024 DLPA3085

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 SPI タイミング パラメータ
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロックの説明
    3. 6.3 機能説明
      1. 6.3.1 電源および監視
        1. 6.3.1.1 電源
        2. 6.3.1.2 監視
          1. 6.3.1.2.1 ブロック フォルト
          2. 6.3.1.2.2 自動 LED オフ機能
          3. 6.3.1.2.3 過熱保護
      2. 6.3.2 照明
        1. 6.3.2.1 プログラマブル ゲイン ブロック
        2. 6.3.2.2 LDO 照明
        3. 6.3.2.3 照明ドライバ A
        4. 6.3.2.4 RGB ストローブ デコーダ
          1. 6.3.2.4.1 ブレイク ビフォー メイク (BBM)
          2. 6.3.2.4.2 開ループ電圧
          3. 6.3.2.4.3 過渡電流制限
        5. 6.3.2.5 照明監視
          1. 6.3.2.5.1 パワー グッド
          2. 6.3.2.5.2 レシオメトリック過電圧保護
        6. 6.3.2.6 照明ドライバとパワー FET の効率
      3. 6.3.3 外付けパワー FET の選択
        1. 6.3.3.1 スレッショルド電圧
        2. 6.3.3.2 ゲート電荷およびゲートのタイミング
        3. 6.3.3.3 RDS(ON)
      4. 6.3.4 DMD 電源
        1. 6.3.4.1 LDO DMD
        2. 6.3.4.2 DMD HV レギュレータ
        3. 6.3.4.3 DMD / DLPC 降圧コンバータ
        4. 6.3.4.4 DMD 監視
          1. 6.3.4.4.1 パワー グッド
          2. 6.3.4.4.2 過電圧フォルト
      5. 6.3.5 降圧コンバータ
        1. 6.3.5.1 LDO 降圧
        2. 6.3.5.2 汎用降圧コンバータ
        3. 6.3.5.3 降圧コンバータの監視
          1. 6.3.5.3.1 パワー グッド
          2. 6.3.5.3.2 過電圧フォルト
        4. 6.3.5.4 降圧コンバータの効率
      6. 6.3.6 補助 LDO
      7. 6.3.7 測定システム
    4. 6.4 デバイスの機能モード
    5. 6.5 プログラミング
      1. 6.5.1 SPI
      2. 6.5.2 割り込み
      3. 6.5.3 フォルト発生時の高速シャットダウン
    6. 6.6 レジスタ マップ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 汎用降圧コンバータの部品選定
      3. 7.2.3 アプリケーション曲線
    3. 7.3 DLPA3085 内部ブロック図を含むシステム例
  9. 8 電源に関する推奨事項
    1. 8.1 パワーアップおよびパワーダウン タイミング
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 SPI の接続
      2. 9.1.2 RLIM のルーティング
      3. 9.1.3 LED 接続
    2. 9.2 レイアウト例
    3. 9.3 熱に関する注意事項
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 デバイス サポート
      1. 10.2.1 デバイス命名規則
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
6.3.4.4.1 パワー グッド

DMD HV レギュレータ、DMD 降圧コンバータ、補助 LDO、および HV レギュレータをサポートする LDO DMD には、すべてパワー グッド通知機能があります。

DMD HV レギュレータは連続的に監視され、出力レール DMD_VRESET、DMD_VOFFSET、DMD_VBIAS がレギュレーション状態にあるかどうかをチェックします。いずれかの出力レールがレギュレーション範囲外に低下した場合 (出力の短絡や過負荷など)、詳細ステータス レジスタ 3 (0x29) の DMD_PG_FAULT ビットがセットされます。DMD_VRESET のスレッショルドは 90%、DMD_VOFFSET/DMD_VBIAS のスレッショルドは 86% (立ち上がりエッジ) および 66% (立ち下がりエッジ)です。

2 つの DMD 降圧コンバータのパワー グッド信号は、出力電圧 (PWR1_FB および PWR2_FB) が定義されたウィンドウ内かどうかを示します。相対パワーグッド比は 72% です。これは、出力電圧が設定出力電圧の 72% を下回ると、パワー グッド ビットがアサートされることを意味します。パワー グッド ビットは、詳細ステータス レジスタ 3 (0x29) の BUCK_DMD1_PG_FAULT ビットと BUCK_DMD2_PG_FAULT ビットです。

LDO_1 および LDO_2 出力電圧も監視されます。LDO のパワー グッド フォルトがアサートされると、LDO 電圧は所定の値の 80% (立ち上がりエッジ) または 60% (立ち下がりエッジ) を下回っていることを意味します。LDO のパワー グッド通知は、詳細ステータス レジスタ 3 (0x29) の LDO_GP1_PG_FAULT / LDO_DMD1_PG_FAULT ビットと LDO_GP2_PG_FAULT / LDO_DMD2_PG_FAULT ビットです。