JAJSUV5A June 2024 – August 2024 DLPA3085
PRODUCTION DATA
SPI インターフェイスは、複数のデジタル ラインと SPI 電源で構成されます。インターフェイスラインの配線が適切に行われないと、通信エラーが発生する可能性があります。SPI ラインへのノイズ混入を防止するとともに、干渉源となる可能性のあるものをインターフェイスから遠ざける必要があります。
各ピンへのデジタル ラインとともに SPI グランド ラインをできるだけ近くに配線することで、ノイズの混入を防止できます。SPI インターフェイスは、専用のグランド配線で DLPA3085 の DGND に接続する必要があります (図 9-2)。これにより、システム内の大電流に起因する、DLPA3085 の SPI グランド基準と DLPC の間のグランド ノイズを防止できます。
干渉源をインターフェイス ラインからできる限り離して配置します。いずれかの電力線の配線が SPI_CLK に近すぎると、誤ったクロック パルスが発生して通信エラーの原因となる可能性があります。