JAJSLO8C December   2020  – November 2022 DP83TG720R-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. デバイス比較表
  6. ピン構成および機能
    1.     ピン機能
    2. 6.1 ピンの状態
    3. 6.2 ピンの電源ドメイン
  7. 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 タイミング図
    8. 7.8 LED の駆動特性
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 診断ツール・キット
        1. 8.3.1.1 信号品質インジケータ
        2. 8.3.1.2 時間領域反射計測
        3. 8.3.1.3 データパス用内蔵セルフ・テスト
          1. 8.3.1.3.1 ループバック・モード
          2. 8.3.1.3.2 データ・ジェネレータ
          3. 8.3.1.3.3 データパスの BIST のプログラミング
        4. 8.3.1.4 温度および電圧センシング
        5. 8.3.1.5 静電気放電 (ESD) 検出
      2. 8.3.2 準拠性テスト・モード
        1. 8.3.2.1 テスト・モード 1
        2. 8.3.2.2 テスト・モード 2
        3. 8.3.2.3 テスト・モード 4
        4. 8.3.2.4 テスト・モード 5
        5. 8.3.2.5 テスト・モード 6
        6. 8.3.2.6 テスト・モード 7
    4. 8.4 デバイスの機能モード
      1. 8.4.1  パワーダウン
      2. 8.4.2  リセット
      3. 8.4.3  スタンバイ
      4. 8.4.4  通常
      5. 8.4.5  スリープ
      6. 8.4.6  状態遷移
        1. 8.4.6.1 状態遷移 #1 - スタンバイから通常動作へ
        2. 8.4.6.2 状態遷移 #2 - 通常動作からスタンバイへ
        3. 8.4.6.3 状態遷移 #3 - 通常動作からスリープへ
        4. 8.4.6.4 状態遷移 #4 - スリープから通常動作へ
      7. 8.4.7  MDI (Media Dependent Interface)
        1. 8.4.7.1 MDI マスタと MDI スレーブの構成
        2. 8.4.7.2 自動極性検出および訂正
      8. 8.4.8  MAC インターフェイス
        1. 8.4.8.1 RGMII (Reduced Gigabit Media Independent Interface)
      9. 8.4.9  シリアル・マネージメント・インターフェイス
      10. 8.4.10 ダイレクト・レジスタ・アクセス
      11. 8.4.11 拡張レジスタ・スペース・アクセス
      12. 8.4.12 書き込みアドレス動作
        1. 8.4.12.1 書き込みアドレス動作の例
      13. 8.4.13 読み出しアドレス動作
        1. 8.4.13.1 読み出しアドレス動作の例
      14. 8.4.14 書き込み動作 (ポスト・インクリメントなし)
        1. 8.4.14.1 書き込み動作の例 (ポスト・インクリメントなし)
      15. 8.4.15 読み出し動作 (ポスト・インクリメントなし)
        1. 8.4.15.1 読み出し動作の例 (ポスト・インクリメントなし)
      16. 8.4.16 書き込み動作 (ポスト・インクリメントあり)
        1. 8.4.16.1 書き込み動作の例 (ポスト・インクリメントあり)
      17. 8.4.17 読み出し動作 (ポスト・インクリメントあり)
        1. 8.4.17.1 読み出し動作の例 (ポスト・インクリメントあり)
    5. 8.5 プログラミング
      1. 8.5.1 ストラップ構成
      2. 8.5.2 LED の構成
      3. 8.5.3 PHY アドレスの設定
    6. 8.6 レジスタ・マップ
      1. 8.6.1 レジスタ・アクセスの概要
      2. 8.6.2 DP83TG720 Registers
        1. 8.6.2.1 基本レジスタ
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
  10. 10電源に関する推奨事項
  11. 11テキサス・インスツルメンツの 100BT1 PHY との互換性
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 信号トレース
      2. 12.1.2 復帰パス
      3. 12.1.3 物理メディアの接続
      4. 12.1.4 金属注入
      5. 12.1.5 PCB 層スタッキング
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントの更新通知を受け取る方法
    2. 13.2 サポート・リソース
    3. 13.3 商標
    4. 13.4 静電気放電に関する注意事項
    5. 13.5 用語集
  14. 14メカニカル、パッケージ、および注文情報
    1. 14.1 付録:パッケージ・オプション
      1. 14.1.1 パッケージ情報
      2. 14.1.2 テープおよびリール情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

拡張レジスタ・スペース・アクセス

DP83TG720R-Q1 の SMI 機能は、レジスタ REGCR (0x000Dh) および ADDAR (0x000Eh) と MMD (MDIO Manageable Device) 間接方式 (IEEE 802.3ah Draft、22 項「アクセス」、45 項「拡張レジスタセット」で定義) を使った拡張レジスタ・セットへの読み出しおよび書き込みアクセスをサポートしています。

REGCR (0x000Dh) は MMD アクセス制御です。一般に、レジスタ REGCR[4:0] は、ADDAR (0x000Eh) レジスタのすべてのアクセスを適切な MMD に向かわせるデバイス・アドレス DEVAD です。

DP83TG720R-Q1 は 4 つの MMD デバイス・アドレスをサポートしています。4 つの MMD レジスタ空間は次のとおりです。

  1. DEVAD[4:0] = 11111 (0x1F) は、IEEE で定義されたレジスタ (0x00~0x1F) とベンダ固有のレジスタに使用されます。このレジスタ空間を MMD1F と呼びます。
  2. DEVAD[4:0] = 00001 (0x01) は 1000BASE-T1 PMA MMD レジスタ・アクセスに使用されます。このレジスタ空間を MMD1 と呼びます。
  3. DEVAD[4:0] = 00011 (0x03) はベンダ固有のレジスタに使用されます。このレジスタ空間を MMD3 と呼びます。
  4. DEVAD[4:0] = 00111 (0x07) はベンダ固有のレジスタに使用されます。このレジスタ空間を MMD7 と呼びます。

    表 8-14 MMD レジスタ空間の区分
    MMD レジスタ空間 レジスタ・アドレス範囲
    MMD1F 0x000~0x0EFD
    MMD1 0x1000~0x1904
    MMD3 0x3000~0x390D
    MMD7 0x7000~0x7200
    注: MMD1/3/7 の場合、レジスタ・アドレスの最上位ニブルは、それぞれの MMD 空間を示すために使用されます。実際のレジスタ・アクセス動作中は、これを無視する必要があります。たとえば、レジスタ 0x1904 にアクセスするには、レジスタ・アドレスとして 0x0904 を、MMD として x01 を使います。

レジスタ REGCR および ADDAR によるすべてのアクセスでは、適切な DEVAD を使用する必要があります。その他の DEVAD を使ったトランザクションは無視されます。REGCR[15:14] はアクセス機能 (アドレス (00)、ポスト・インクリメントなしのデータ (01)、読み出し / 書き込み時ポスト・インクリメントありのデータ (10)、書き込み時ポスト・インクリメントありのデータ (11)) を保持します。

  • ADDAR は、アドレスおよびデータ MMD レジスタです。ADDAR を REGCR と組み合わせて使用することで、拡張レジスタ・セットにアクセスできます。レジスタ REGCR[15:14] が (00) の場合、ADDAR は拡張アドレス空間レジスタのアドレスを保持します。それ以外の場合、ADDAR は、アドレス・レジスタの内容に応じたデータを保持します。REGCR[15:14] が (00) に設定されている場合、レジスタ ADDAR にアクセスすると、拡張レジスタ・セットのアドレス・レジスタが変更されます。拡張レジスタ・セット内のいずれのレジスタにアクセスするにも、このアドレス・レジスタを必ず初期化する必要があります。
  • REGCR[15:14] が (01) に設定されている場合、レジスタ ADDAR にアクセスすると、アドレス・レジスタの値によって選択された拡張レジスタ・セット内のレジスタがアクセスされます。
  • REGCR[15:14] が (10) に設定されている場合、レジスタ ADDAR にアクセスすると、アドレス・レジスタの値によって選択された拡張レジスタ・セット内のレジスタがアクセスされます。そのアクセスが完了した後、読み出しの場合も書き込みの場合も、アドレス・レジスタの値がインクリメントされます。
  • REGCR[15:14] が (11) に設定されている場合、レジスタ ADDAR にアクセスすると、アドレス・レジスタの値によって選択された拡張レジスタ・セット内のレジスタがアクセスされます。このアクセスが完了した後、書き込みアクセスの場合のみ、アドレス・レジスタの値がインクリメントされます。読み出しアクセスの場合、アドレス・レジスタの値は変更されません。

以下のセクションでは、レジスタ REGCR および ADDAR を使って拡張レジスタ・セットを操作する方法について説明します。