JAJSLO8C December   2020  – November 2022 DP83TG720R-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     ピン機能
    2. 6.1 ピンの状態
    3. 6.2 ピンの電源ドメイン
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 タイミング図
    8. 7.8 LED の駆動特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 診断ツール・キット
        1. 8.3.1.1 信号品質インジケータ
        2. 8.3.1.2 時間領域反射計測
        3. 8.3.1.3 データパス用内蔵セルフ・テスト
          1. 8.3.1.3.1 ループバック・モード
          2. 8.3.1.3.2 データ・ジェネレータ
          3. 8.3.1.3.3 データパスの BIST のプログラミング
        4. 8.3.1.4 温度および電圧センシング
        5. 8.3.1.5 静電気放電 (ESD) 検出
      2. 8.3.2 準拠性テスト・モード
        1. 8.3.2.1 テスト・モード 1
        2. 8.3.2.2 テスト・モード 2
        3. 8.3.2.3 テスト・モード 4
        4. 8.3.2.4 テスト・モード 5
        5. 8.3.2.5 テスト・モード 6
        6. 8.3.2.6 テスト・モード 7
    4. 8.4 デバイスの機能モード
      1. 8.4.1  パワーダウン
      2. 8.4.2  リセット
      3. 8.4.3  スタンバイ
      4. 8.4.4  通常
      5. 8.4.5  スリープ
      6. 8.4.6  状態遷移
        1. 8.4.6.1 状態遷移 #1 - スタンバイから通常動作へ
        2. 8.4.6.2 状態遷移 #2 - 通常動作からスタンバイへ
        3. 8.4.6.3 状態遷移 #3 - 通常動作からスリープへ
        4. 8.4.6.4 状態遷移 #4 - スリープから通常動作へ
      7. 8.4.7  MDI (Media Dependent Interface)
        1. 8.4.7.1 MDI マスタと MDI スレーブの構成
        2. 8.4.7.2 自動極性検出および訂正
      8. 8.4.8  MAC インターフェイス
        1. 8.4.8.1 RGMII (Reduced Gigabit Media Independent Interface)
      9. 8.4.9  シリアル・マネージメント・インターフェイス
      10. 8.4.10 ダイレクト・レジスタ・アクセス
      11. 8.4.11 拡張レジスタ・スペース・アクセス
      12. 8.4.12 書き込みアドレス動作
        1. 8.4.12.1 書き込みアドレス動作の例
      13. 8.4.13 読み出しアドレス動作
        1. 8.4.13.1 読み出しアドレス動作の例
      14. 8.4.14 書き込み動作 (ポスト・インクリメントなし)
        1. 8.4.14.1 書き込み動作の例 (ポスト・インクリメントなし)
      15. 8.4.15 読み出し動作 (ポスト・インクリメントなし)
        1. 8.4.15.1 読み出し動作の例 (ポスト・インクリメントなし)
      16. 8.4.16 書き込み動作 (ポスト・インクリメントあり)
        1. 8.4.16.1 書き込み動作の例 (ポスト・インクリメントあり)
      17. 8.4.17 読み出し動作 (ポスト・インクリメントあり)
        1. 8.4.17.1 読み出し動作の例 (ポスト・インクリメントあり)
    5. 8.5 プログラミング
      1. 8.5.1 ストラップ構成
      2. 8.5.2 LED の構成
      3. 8.5.3 PHY アドレスの設定
    6. 8.6 レジスタ・マップ
      1. 8.6.1 レジスタ・アクセスの概要
      2. 8.6.2 DP83TG720 Registers
        1. 8.6.2.1 基本レジスタ
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
  10. 10電源に関する推奨事項
  11. 11テキサス・インスツルメンツの 100BT1 PHY との互換性
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 信号トレース
      2. 12.1.2 復帰パス
      3. 12.1.3 物理メディアの接続
      4. 12.1.4 金属注入
      5. 12.1.5 PCB 層スタッキング
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントの更新通知を受け取る方法
    2. 13.2 サポート・リソース
    3. 13.3 商標
    4. 13.4 静電気放電に関する注意事項
    5. 13.5 用語集
  14. 14メカニカル、パッケージ、および注文情報
    1. 14.1 付録：パッケージ・オプション
      1. 14.1.1 パッケージ情報
      2. 14.1.2 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.5.1 ストラップ構成

DP83TG720R-Q1 は、デバイスを特定の動作モードに設定するために、機能ピンをストラップ・オプションとして使用しています。これらのピンの値は、電源投入およびハードウェア・リセット時に (RESET_N ピンまたはレジスタ・アクセスのどちらかによって) サンプリングされます。ストラップ・ピンは 2 レベルと 3 レベルをサポートしており、以下で詳細に説明します。デバイスの構成は、ストラップ設定またはシリアル・マネージメント・インターフェイスを使用して行うことができます。

注:

  • リセットがデアサートされた後、ストラップ・ピンは機能ピンになるため、VCC にも GND にも直接接続することはできません。
  • 各種ストラップ・モードに入るには、プルアップ・ストラップ抵抗で十分です。
  • プルダウン・ストラップ抵抗は、LED ピンのストラップとして使用できます。「LED の構成」セクションを参照してください。

GUID-20200910-CA0I-T8CB-CRGZ-5M1DGNNXJJ5L-low.gif図 8-16 ストラップ回路

表 8-15 3 レベル・ストラップの推奨抵抗比
モード理想的な RH (kΩ) 1
(VDDIO = 3.3V)		理想的な RH (kΩ) 2
(VDDIO = 2.5V)		理想的な RH (kΩ) 1
(VDDIO = 1.8V)
1オープンオープンオープン
213124
34.520.8
  1. 抵抗精度 10%
  2. 抵抗精度 1%
表 8-16 2 レベル・ストラップの推奨抵抗
モード理想的な RH (kΩ) 12
1オープン
22.49
  1. 抵抗精度 10%
  2. 1.8V VDDIO のユーザー・アプリケーションでマージンを拡大するには、2.1k ±10% のプルアップ抵抗を使用する方法と、2.49k の抵抗精度を 1% に制限する方法があります。

次の表で、DP83TG720R-Q1 の構成ブートストラップについて説明します。

表 8-17 2 レベル・ブートストラップ
ピン名ピン番号ストラップ・モードストラップ機能説明
RX_D0261 (デフォルト)MAC[0] = 0MAC インターフェイスの選択 [0]。詳細は表 8-18 を参照。
2MAC[0] = 1
RX_D1251 (デフォルト)MAC[1] = 0MAC インターフェイスの選択 [1]。詳細は表 8-18 を参照。
2MAC[1] = 1
RX_D2241 (デフォルト)MAC[2] = 0MAC インターフェイスの選択 [2]。詳細は表 8-18 を参照。
2MAC[2] = 1
LED_011 (デフォルト)MS = 0MDI マスタ・スレーブ選択。
MS = 0 スレーブ
MS = 1 マスタ
2MS = 1
LED_161 (デフォルト)AUTO = 0自律の無効化
AUTO = 0 自律
AUTO = 1 管理
2AUTO = 1
表 8-18 MAC インターフェイス選択ブートストラップ
MAC[2]MAC[1]MAC[0]説明
000

予約済み

001予約済み
010予約済み
011予約済み
100RGMII (整列モード)
101RGMII (TX シフト・モード)
110RGMII (TX および RX シフト・モード)
111RGMII (RX シフト・モード)
表 8-19 3 レベルのブートストラップ：PHY アドレス
PHY_AD[3:0]RX_CTRL
ストラップ・モード		STRP_1
ストラップ・モード		説明
000011PHY アドレス：0x0000 (0)
0001--予約済み
0010--予約済み
0011--予約済み
010021PHY アドレス：0x0004 (4)
010131PHY アドレス：0x0005 (5)
0110--予約済み
0111--予約済み
100012PHY アドレス：0x0008 (8)
1001--予約済み
101013PHY アドレス：0x000A (10)
1011--予約済み
110022PHY アドレス：0x000C (12)
110132PHY アドレス：0x000D (13)
111023PHY アドレス：0x000E (14)
111133PHY アドレス：0x000F (15)