JAJSIH0B July 2020 – June 2021 DRV8106-Q1
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
表 7-15 に、制御レジスタ用にメモリマップされたレジスタを示します。表 7-15 にないレジスタ・オフセット・アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。
アドレス | 略称 | レジスタ名 | セクション |
---|---|---|---|
4h | IC_CTRL | IC 制御レジスタ | 表示 |
5h | BRG_CTRL | BRG 制御レジスタ | 表示 |
6h | DRV_CTRL_1 | DRV 制御レジスタ 1 | 表示 |
7h | DRV_CTRL_2 | DRV 制御レジスタ 2 | 表示 |
8h | DRV_CTRL_3 | DRV 制御レジスタ 3 | 表示 |
9h | VDS_CTRL_1 | VDS 制御レジスタ 1 | 表示 |
Ah | VDS_CTRL_2 | VDS 制御レジスタ 2 | 表示 |
Bh | OLSC_CTRL | OLSC 制御レジスタ | 表示 |
Ch | UVOV_CTRL | UVOV 制御レジスタ | 表示 |
Dh | CSA_CTRL | CSA 制御レジスタ | 表示 |
表の小さなセルに収まるように、複雑なビット・アクセス・タイプを記号で表記しています。表 7-16 に、このセクションでアクセス・タイプに使用しているコードを示します。
アクセス・タイプ | コード | 説明 |
---|---|---|
読み出しタイプ | ||
R | R | 読み出し |
書き込みタイプ | ||
W | W | 書き込み |
リセットまたはデフォルト値 | ||
-n | リセット後の値またはデフォルト値 |
IC_CTRL は 図 7-29 に示し、表 7-17 で説明します。
概略表に戻ります。
IC 構成用制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
EN_DRV | SSC_DIS | IN1/EN_MODE | RESERVED | LOCK | CLR_FLT | ||
R/W-0b | R/W-0b | R/W-0b | R/W-0b | R/W-011b | R/W-0b | ||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7 | EN_DRV | R/W | 0b | ゲート・ドライバ・ビットのイネーブル 0b = ドライバ入力は無視され、ゲート・ドライバのパッシブ・プルダウンがイネーブルになります。 1b = ゲート・ドライバ出力がイネーブルになり、デジタル入力により制御されます。 |
6 | SSC_DIS | R/W | 0b | デバイスの拡散スペクトラム・クロック処理のディセーブル 0b = イネーブル状態。 1b = ディセーブル状態。 |
5 | IN1/EN_MODE | R/W | 0b | IN1/EN 制御モード。 0b = IN1/EN 信号は IN1/EN ピンから供給されます。 1b = IN1/EN 信号は、S_IN1/EN ビットから供給されます。 |
4 | RESERVED | R/W | 0b | 予約済み |
3-1 | LOCK | R/W | 011b | 制御レジスタのロックとロック解除。一覧にないビット設定は無効です。 011b = すべての制御レジスタをロック解除します。 110b = これらのビットと CLR_FLT ビット以外の追加の書き込みを無視することで、制御レジスタをロックします。 |
0 | CLR_FLT | R/W | 0b | ラッチされた障害状態情報をクリア。 0b = デフォルト状態。 1b = 障害がクリアされ、完了後 0b にリセットされます。 |
BRG_CTRL は 図 7-30 に示し、表 7-18 で説明します。
概略表に戻ります。
ブリッジ構成と出力制御用の制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
VGS_HS_DIS | RESERVED | RESERVED | S_IN1/EN | RESERVED | S_HIZ1 | RESERVED | |
R/W-0b | R/W-00b | R/W-0b | R/W-0b | R/W-0b | R/W-0b | R/W-0b | |
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7 | VGS_HS_DIS | R/W | 0b | VGS 監視ベースのデッドタイム・ハンドシェイク。 0b = イネーブル状態。 1b = ディセーブル状態。tDRIVE および tDEAD 持続時間に基づくゲート駆動遷移。 |
6-5 | RESERVED | R/W | 00b | 予約済み |
4 | RESERVED | R/W | 0b | 予約済み |
3 | S_IN1/EN | R/W | 0b | IN1/EN 入力信号用制御ビット。IN1/EN_MODE ビットによりイネーブル。 |
2 | RESERVED | R/W | 0b | 予約済み |
1 | S_HIZ1 | R/W | 0b | HIZ1 入力信号用制御ビット。ロジックまたは nHIZ1 ピンによる。ハーフブリッジ入力制御モードでのみアクティブ。 0b = 出力が IN1/EN 信号に追従。 1b = ゲート・ドライバ・プルダウンがイネーブル。ハーフブリッジ 1 Hi-Z |
0 | RESERVED | R/W | 0b | 予約済み |
DRV_CTRL_1 は 図 7-31 に示し、表 7-19 で説明します。
概略表に戻ります。
DRV ゲート電流構成の制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
IDRVP_HS | IDRVN_HS | ||||||
R/W-1111b | R/W-1111b | ||||||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7-4 | IDRVP_HS | R/W | 1111b | ハイサイド・ピーク・ソース・プルアップ電流。 0000b = 0.5mA 0001b = 1mA 0010b = 2mA 0011b = 3mA 0100b = 4mA 0101b = 6mA 0110b = 8mA 0111b = 12mA 1000b = 16mA 1001b = 20mA 1010b = 24mA 1011b = 28mA 1100b = 31mA 1101b = 40mA 1110b = 48mA 1111b = 62mA |
3-0 | IDRVN_HS | R/W | 1111b | ハイサイド・ピーク・シンク・プルダウン電流。 0000b = 0.5mA 0001b = 1mA 0010b = 2mA 0011b = 3mA 0100b = 4mA 0101b = 6mA 0110b = 8mA 0111b = 12mA 1000b = 16mA 1001b = 20mA 1010b = 24mA 1011b = 28mA 1100b = 31mA 1101b = 40mA 1110b = 48mA 1111b = 62mA |
DRV_CTRL_2 は 図 7-32 に示し、表 7-20 で説明します。
概略表に戻ります。
DRV ゲート電流構成の制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
IDRVP_LS | IDRVN_LS | ||||||
R/W-1111b | R/W-1111b | ||||||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7-4 | IDRVP_LS | R/W | 1111b | ローサイド・ピーク・ソース・プルアップ電流 0000b = 0.5mA 0001b = 1mA 0010b = 2mA 0011b = 3mA 0100b = 4mA 0101b = 6mA 0110b = 8mA 0111b = 12mA 1000b = 16mA 1001b = 20mA 1010b = 24mA 1011b = 28mA 1100b = 31mA 1101b = 40mA 1110b = 48mA 1111b = 62mA |
3-0 | IDRVN_LS | R/W | 1111b | ローサイド・ピーク・シンク・プルダウン電流。 0000b = 0.5mA 0001b = 1mA 0010b = 2mA 0011b = 3mA 0100b = 4mA 0101b = 6mA 0110b = 8mA 0111b = 12mA 1000b = 16mA 1001b = 20mA 1010b = 24mA 1011b = 28mA 1100b = 31mA 1101b = 40mA 1110b = 48mA 1111b = 62mA |
DRV_CTRL_3 は 図 7-33 に示し、表 7-21 で説明します。
概略表に戻ります。
DRV デッドタイム、ゲート電流駆動時間、VDS ブランキング時間用制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
VGS_MODE | VGS_TDRV | VGS_TDEAD | VGS_IND | ||||
R/W-00b | R/W-10b | R/W-000b | R/W-0b | ||||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7-6 | VGS_MODE | R/W | 00b | VGS ゲート障害監視モード。 00b = ラッチ障害。 01b = サイクルごと。 10b = 警告レポートのみ。 11b = ディセーブル状態。 |
5-4 | VGS_TDRV | R/W | 10b | VGS 駆動時間、VDS 監視ブランキング時間。 00b = 96µs 01b = 2µs 10b = 4µs 11b = 8µs |
3-1 | VGS_TDEAD | R/W | 000b | 挿入可能なデジタル・デッドタイム。 000b = 0ns 001b = 250ns 010b = 500ns 011b = 750ns 100b = 1000ns 101b = 2000ns 110b = 4000ns 111b = 8000ns |
0 | VGS_IND | R/W | 0b | VGS 独立シャットダウン・モード・イネーブル。BRG_MODE = 00b、11b ではアクティブ。 0b = ディセーブル状態。 1b = イネーブル状態。VGS ゲート障害では、関連するハーフブリッジだけがシャットダウンされます。 |
VDS_CTRL_1 は 図 7-34 に示し、表 7-22 で説明します。
概略表に戻ります。
VDS 過電流コンパレータ用制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
VDS_MODE | VDS_DG | VDS_IDRVN | VGS_LVL | VDS_IND | |||
R/W-00b | R/W-10b | R/W-00b | R/W-0b | R/W-0b | |||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7-6 | VDS_MODE | R/W | 00b | VDS 過電流監視モード。 00b = ラッチ障害。 01b = サイクルごと。 10b = 警告レポートのみ。 11b = ディセーブル状態。 |
5-4 | VDS_DG | R/W | 10b | VDS 過電流監視グリッチ除去時間。 00b = 1µs 01b = 2µs 10b = 4µs 11b = 8µs |
3-2 | VDS_IDRVN | R/W | 00b | VDS_OCP 障害後の I DRVN ゲート・プルダウン電流。 00b = プログラマブル IDRVN 01b = 8mA 10b = 31mA 11b = 62mA |
1 | VGS_LVL | R/W | 0b | デッドタイム・ハンドシェイクおよびゲート障害検出用 VGS 監視スレッショルド。 0b = 1.4V。 1b = 1.0V |
0 | VDS_IND | R/W | 0b | VDS 独立シャットダウン・モード・イネーブル。BRG_MODE = 00b、11b ではアクティブ。 0b = ディセーブル状態。 1b = イネーブル状態。VDS 過電流障害では、関連するハーフブリッジだけがシャットダウンされます。 |
VDS_CTRL_2 は 図 7-35 に示し、表 7-23 で説明します。
概略表に戻ります。
VDS スレッショルド電圧用制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
VDS_HS_LVL | VDS_LS_LVL | ||||||
R/W-1101b | R/W-1101b | ||||||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7-4 | VDS_HS_LVL | R/W | 1101b | ハイサイド VDS 過電流監視スレッショルド。 0000b = 0.06V 00001b = 0.08V 0010b = 0.10V 0011b = 0.12V 0100b = 0.14V 0101b = 0.16V 0110b = 0.18V 0111b = 0.2V 1000b = 0.3V 1001b = 0.4V 1010b = 0.5V 1011b = 0.6V 1100b = 0.7V 1101b = 1V 1110b = 1.4V 1111b = 2V |
3-0 | VDS_LS_LVL | R/W | 1101b | ローサイド VDS 過電流監視スレッショルド。 0000b = 0.06V 0001b = 0.08V 0010b = 0.10V 0011b = 0.12V 0100b = 0.14V 0101b = 0.16V 0110b = 0.18V 0111b = 0.2V 1000b = 0.3V 1001b = 0.4V 1010b = 0.5V 1011b = 0.6V 1100b = 0.7V 1101b = 1V 1110b = 1.4V 1111b = 2V |
OLSC_CTRL は 図 7-36 に示し、表 7-24 で説明します。
概略表に戻ります。
オフライン診断の制御レジスタ。
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
RESERVED | OLSC_EN | PU_SH1 | PD_SH1 | RESERVED | RESERVED | ||
R/W-000b | R/W-0b | R/W-0b | R/W-0b | R/W-0b | R/W-0b | ||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7-5 | RESERVED | R/W | 000b | 予約済み |
4 | OLSC_EN | R/W | 0b | オフライン・オープン負荷 / 短絡診断イネーブル。 0b = ディセーブル状態。 1b = VDS モニタをリアルタイム電圧監視モードに設定し、診断電流ソースをイネーブル。 |
3 | PU_SH1 | R/W | 0b | ハーフブリッジ 1 プルアップ診断電流ソース。OLSC_EN ビットを設定して使用する必要あり。 0b = ディセーブル状態。 1b = イネーブル状態。 |
2 | PD_SH1 | R/W | 0b | ハーフブリッジ 1 プルダウン診断電流ソース。OLSC_EN ビットを設定して使用する必要あり。 0b = ディセーブル状態。 1b = イネーブル状態。 |
1 | RESERVED | R/W | 0b | 予約済み |
0 | RESERVED | R/W | 0b | 予約済み |
UVOV_CTRL は 図 7-37 に示し、表 7-25 で説明します。
概略表に戻ります。
低電圧および過電圧監視用制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
PVDD_UV_MODE | PVDD_OV_MODE | PVDD_OV_DG | PVDD_OV_LVL | VCP_UV_MODE | VCP_UV_LVL | ||
R/W-0b | R/W-00b | R/W-10b | R/W-1b | R/W-0b | R/W-0b | ||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7 | PVDD_UV_MODE | R/W | 0b | PVDD 電源低電圧監視モード。 0b = ラッチ障害。 1b = 自動復帰。 |
6-5 | PVDD_OV_MODE | R/W | 00b | PVDD 電源過電圧監視モード。 00b = ラッチ障害。 01b = 自動復帰。 10b = 警告レポートのみ。 11b = ディセーブル状態。 |
4-3 | PVDD_OV_DG | R/W | 10b | PVDD 電源過電圧監視グリッチ除去時間。 00b = 1µs 01b = 2µs 10b = 4µs 11b = 8µs |
2 | PVDD_OV_LVL | R/W | 1b | PVDD 電源過電圧監視スレッショルド。 0b = 21.5V 1b = 28.5V |
1 | VCP_UV_MODE | R/W | 0b | VCP チャージ・ポンプ低電圧監視モード。 0b = ラッチ障害。 1b = 自動復帰。 |
0 | VCP_UV_LVL | R/W | 0b | VCP チャージ・ポンプ低電圧監視スレッショルド。 0b = 2.5V 1b = 5V |
CSA_CTRL は 図 7-38 に示し、表 7-26 で説明します。
概略表に戻ります。
電流シャント・アンプ用制御レジスタ
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
CSA_SH_EN | CSA_BLK_SEL | CSA_BLK | CSA_DIV | CSA_GAIN | |||
R/W-0b | R/W-0b | R/W-000b | R/W-0b | R/W-01b | |||
ビット | フィールド | タイプ | リセット | 説明 |
---|---|---|---|---|
7 | CSA_SH_EN | R/W | 0b | 電流シャント・アンプ・サンプル / ホールド。 0b = ディセーブル状態 1b = イネーブル状態 |
6 | CSA_BLK_SEL | R/W | 0b | 電流シャント・アンプのブランキング・トリガ・ソース。 0b = ハーフブリッジ 1 1b = ハーフブリッジ 2 |
5-3 | CSA_BLK | R/W | 000b | 電流シャント・アンプのブランキング時間。tDRV の割合 (%) 000b = 0%、ディセーブル状態 001b = 25% 010b = 37.5% 011b = 50% 100b = 62.5% 101b = 75% 110b = 87.5% 111b = 100% |
2 | CSA_DIV | R/W | 0b | 電流シャント・アンプ基準電圧デバイダ。 0b = AREF/2 1b = AREF/8 |
1-0 | CSA_GAIN | R/W | 01b | 電流シャント・アンプのゲイン設定。 00b = 10V/V 01b = 20V/V 10b = 40V/V 11b = 80V/V |